JPS6344232A - デ−タの書込み読出し監視装置 - Google Patents
デ−タの書込み読出し監視装置Info
- Publication number
- JPS6344232A JPS6344232A JP61187556A JP18755686A JPS6344232A JP S6344232 A JPS6344232 A JP S6344232A JP 61187556 A JP61187556 A JP 61187556A JP 18755686 A JP18755686 A JP 18755686A JP S6344232 A JPS6344232 A JP S6344232A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- latch
- write
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012806 monitoring device Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 description 8
- FBOUIAKEJMZPQG-AWNIVKPZSA-N (1E)-1-(2,4-dichlorophenyl)-4,4-dimethyl-2-(1,2,4-triazol-1-yl)pent-1-en-3-ol Chemical compound C1=NC=NN1/C(C(O)C(C)(C)C)=C/C1=CC=C(Cl)C=C1Cl FBOUIAKEJMZPQG-AWNIVKPZSA-N 0.000 description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 101100204393 Arabidopsis thaliana SUMO2 gene Proteins 0.000 description 2
- 101100311460 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sum2 gene Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、コンピュータ等のデータ処理装置がＲＡＭデ
ィスク等の特定メモリ領域に対しデータをブロック単位
で書き込み、読み出しする際、その書込み、読出しを監
視するデータの書込み読出し監視装置に関する。
ィスク等の特定メモリ領域に対しデータをブロック単位
で書き込み、読み出しする際、その書込み、読出しを監
視するデータの書込み読出し監視装置に関する。
〈従来の技術〉
例えば、一般のパーソナルコンピュータなどにおいて、
メモリ容量の拡大と高速化のためにＲＡＭディスク（多
数のＲＡＭを接続したＲＡＭボード）を増設し、増設Ｒ
ＡＭをディスクのように使用することが行なわれている
。
メモリ容量の拡大と高速化のためにＲＡＭディスク（多
数のＲＡＭを接続したＲＡＭボード）を増設し、増設Ｒ
ＡＭをディスクのように使用することが行なわれている
。
このようなＲＡＭディスクを接続したコンピュータでは
、フロッヒーティスク、ハートティスク等に格納された
アプリケーションプログラム等各種データを一旦ＲＡＭ
ディスクに転送する。これらのデータは予め決められた
ブロック毎連続してＲＡＭに書き込まれるが、コンピュ
ータのＣＰＵはデータ転送を行ないながらデータ監視の
ために全データを加算する。そして、ＣＰＵは、ＲＡＭ
からデータを読み出す際にも、全データを加算し、この
読み出し時に加算した値を書き込み時加算した値と比較
し、データの信頼性をチェックしている。
、フロッヒーティスク、ハートティスク等に格納された
アプリケーションプログラム等各種データを一旦ＲＡＭ
ディスクに転送する。これらのデータは予め決められた
ブロック毎連続してＲＡＭに書き込まれるが、コンピュ
ータのＣＰＵはデータ転送を行ないながらデータ監視の
ために全データを加算する。そして、ＣＰＵは、ＲＡＭ
からデータを読み出す際にも、全データを加算し、この
読み出し時に加算した値を書き込み時加算した値と比較
し、データの信頼性をチェックしている。
〈発明が解決しようとする問題点〉
しかしながら、上記のようにＣＰＵがデータの書き込み
、読み出し処理を行ないながらデータ加算を行なってデ
ータを監視するため、書き込み読み出し処理に時間がか
かり、高速化が阻害される問題があった。
、読み出し処理を行ないながらデータ加算を行なってデ
ータを監視するため、書き込み読み出し処理に時間がか
かり、高速化が阻害される問題があった。
く問題点を解決するための手段〉
本発明は、上記の問題点を解決するものであり、ＲＡＭ
に格納されたデ〒りの信頼性を監視しながら、高速でデ
ータの書き込み読み出し処理を行ない得るデータの書込
み読出し監視装置を提供することを目的とする。
に格納されたデ〒りの信頼性を監視しながら、高速でデ
ータの書き込み読み出し処理を行ない得るデータの書込
み読出し監視装置を提供することを目的とする。
このために、本発明の監視装置は、特定メモリ領域に対
しデータの書き込み読み出しをブロック毎に連続して行
なう処理装置と、データの書き込み時と読み出し時にブ
ロック毎のデータを演算し演算結果を処理装置に送るデ
ータチェック装置とを有し、処理装置はデータチェック
装置から送られた書き込み時に演算結果をメモリの特定
場所に格納し、データ読み出しの際、読み出し時のデー
タ演算結果と書き込み時の演算結果を比較してデータを
チェックするように構成される。
しデータの書き込み読み出しをブロック毎に連続して行
なう処理装置と、データの書き込み時と読み出し時にブ
ロック毎のデータを演算し演算結果を処理装置に送るデ
ータチェック装置とを有し、処理装置はデータチェック
装置から送られた書き込み時に演算結果をメモリの特定
場所に格納し、データ読み出しの際、読み出し時のデー
タ演算結果と書き込み時の演算結果を比較してデータを
チェックするように構成される。
したがって、処理装置とは別のデータチェック装置によ
り、データチェック用の演算を行なうため、処理装置は
データの書き込み読み出しを高速で行なうことができる
。
り、データチェック用の演算を行なうため、処理装置は
データの書き込み読み出しを高速で行なうことができる
。
〈実施例〉
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の監視装置が適用されるコンピュータの
ブロック図を示し、１は予め決められたプログラムに基
づき各種演算処理、データの書き込み読み出し処理を実
行するＣＰＵ（中央処理ユニット）、２はプログラムデ
ータ等の固定情報を記憶する固定メモリのＲＯＭである
。さらに、３はコンピュータ本体内に設けられた随時書
き込み読み出し可使メモリのＲＡＭ、４は所謂ＲＡＭデ
ィスク等の増設された拡張ＲＡＭ、５はデータの入出力
処理を行なうＩ１０モジュール、１０はデータチェック
装置であり、これらの各ユニットはアドレスバス６、デ
ータバス７、コントロールバス８により相互に接続され
、データ、信号等の伝達が行なわれる。
ブロック図を示し、１は予め決められたプログラムに基
づき各種演算処理、データの書き込み読み出し処理を実
行するＣＰＵ（中央処理ユニット）、２はプログラムデ
ータ等の固定情報を記憶する固定メモリのＲＯＭである
。さらに、３はコンピュータ本体内に設けられた随時書
き込み読み出し可使メモリのＲＡＭ、４は所謂ＲＡＭデ
ィスク等の増設された拡張ＲＡＭ、５はデータの入出力
処理を行なうＩ１０モジュール、１０はデータチェック
装置であり、これらの各ユニットはアドレスバス６、デ
ータバス７、コントロールバス８により相互に接続され
、データ、信号等の伝達が行なわれる。
データチェック装置１ｏは第２図に示すように構成され
、１１はアドレス信号が入力されるメモリアドレスデコ
ーダ、１２はデータ信号を入力しデータの加算を行なう
加算器、１３はデータラッチである。データラッチ１３
はメモリアドレスデコーダ１１からの信号とメモリへの
リード信号ＭＲＣ，ライト信号ＭＷＣをノアゲート１７
．ナントゲート１８を介してラッチ信号として入力し、
加算器１２かう送られた加算データを入力してラッチす
るように接続される。データラッチ１３でラッチされた
データはスリースティト１４を通してデータバスへ送ら
れる。１６はラッチクリア回路１６で、コントロールバ
スから送られるＩ１０モジュールへのリード信号ｒＯＲ
とライト信号■ＯＷを入力し、Ｉ１０アドレスデコーダ
１５からの信号を入力してデータラッチ１３にクリア信
号を出力するように４９ ｊＡされる。
、１１はアドレス信号が入力されるメモリアドレスデコ
ーダ、１２はデータ信号を入力しデータの加算を行なう
加算器、１３はデータラッチである。データラッチ１３
はメモリアドレスデコーダ１１からの信号とメモリへの
リード信号ＭＲＣ，ライト信号ＭＷＣをノアゲート１７
．ナントゲート１８を介してラッチ信号として入力し、
加算器１２かう送られた加算データを入力してラッチす
るように接続される。データラッチ１３でラッチされた
データはスリースティト１４を通してデータバスへ送ら
れる。１６はラッチクリア回路１６で、コントロールバ
スから送られるＩ１０モジュールへのリード信号ｒＯＲ
とライト信号■ＯＷを入力し、Ｉ１０アドレスデコーダ
１５からの信号を入力してデータラッチ１３にクリア信
号を出力するように４９ ｊＡされる。
次に、第３図のフローチャートを参照してコンピュータ
内で行なわれるデータの書き込み転送と読み出し転送の
動作を説明する。
内で行なわれるデータの書き込み転送と読み出し転送の
動作を説明する。
書き込み転送の場合、先ず、ステップ１００で、データ
チェック装置１ｏのラッチクリア回路１６を動作させて
データラッチ１３をクリアし１次に、ステップ１１−０
で、ＲＡＭ３に格納されているデータをＣＰＵＩヘロー
ドする。そして、ステップ１２０で、ロードしたデータ
をブロック単位で拡張ＲＡＭ４ヘスドアする。この時、
データチェック装置は、チェックを行なうメモリアドレ
スへデータを書き込みしたときのライト信号によりデー
タバス上のデータを加算器１２へ入力してデータの加算
を行ない、加算されたデータはブロック毎にデータラッ
チ１３にラッチされる。
チェック装置１ｏのラッチクリア回路１６を動作させて
データラッチ１３をクリアし１次に、ステップ１１−０
で、ＲＡＭ３に格納されているデータをＣＰＵＩヘロー
ドする。そして、ステップ１２０で、ロードしたデータ
をブロック単位で拡張ＲＡＭ４ヘスドアする。この時、
データチェック装置は、チェックを行なうメモリアドレ
スへデータを書き込みしたときのライト信号によりデー
タバス上のデータを加算器１２へ入力してデータの加算
を行ない、加算されたデータはブロック毎にデータラッ
チ１３にラッチされる。
次に、ステップ１３０ではデータの書き込み転送が終了
したか否かを判定し、終了しなければステップ１１０に
戻ってデータのロードとストアを綴り返し、書き込みが
終了したとき、ステップ１４０にて、ＣＰＵＩはデータ
チェック装置１０から演算結果の加算値ＳＵＭＩを読み
出し、ステップ１５０で、メモリ、例えばＲＡＭ３の特
定場所にこの加算値ＳＵＭＩを格納する。
したか否かを判定し、終了しなければステップ１１０に
戻ってデータのロードとストアを綴り返し、書き込みが
終了したとき、ステップ１４０にて、ＣＰＵＩはデータ
チェック装置１０から演算結果の加算値ＳＵＭＩを読み
出し、ステップ１５０で、メモリ、例えばＲＡＭ３の特
定場所にこの加算値ＳＵＭＩを格納する。
一方、拡張ＲＡＭ４に格納されたデータをブロック単位
で読み出し転送する場合、先ず、ステップ２００で、デ
ータチェック装置１０のラッチクリア回路１６を動作さ
せてデータラッチ１３をクリアし、次に、ステップ２１
０で、拡張ＲＡＭ４に格納されているデータをＣＰＵＩ
ヘロードする、この時、データチェック装置１０はチェ
ックを行なうメモリアドレスからデータを読み出したと
きのリード信号によりデータバス上のデータを順次加算
器１２へ入力してデータの加算を行ない、加算されたデ
ータはブロック毎にデータラッチ１３にラッチされる。
で読み出し転送する場合、先ず、ステップ２００で、デ
ータチェック装置１０のラッチクリア回路１６を動作さ
せてデータラッチ１３をクリアし、次に、ステップ２１
０で、拡張ＲＡＭ４に格納されているデータをＣＰＵＩ
ヘロードする、この時、データチェック装置１０はチェ
ックを行なうメモリアドレスからデータを読み出したと
きのリード信号によりデータバス上のデータを順次加算
器１２へ入力してデータの加算を行ない、加算されたデ
ータはブロック毎にデータラッチ１３にラッチされる。
そして、ステップ２２０で、ロードしたデータをＲＡＭ
３ヘスドアし、ステップ２３０でデータの読み出し転送
が終了したか否か先判定し、終了すればステップ２４０
に進み、ＣＰＵＩはデータチェック装置１０から演算結
果の加算値ＳＵＭ２を読み出す、そして、ステップ２５
０で、書き込み時に演算しストアした加算値ＳＵＭＩＩ
ＣＰＵは読み出し、次のステップ２６０で、書き込み時
の加算値ＳＵＭＩと読み出し時の加算値ＳＵＭ２を比較
し、両方の値が一致すれば、正常なデータであるとして
この処理を終了し、一致しない場合、データに異常が発
生したとしてエラー処理へ移行する。
３ヘスドアし、ステップ２３０でデータの読み出し転送
が終了したか否か先判定し、終了すればステップ２４０
に進み、ＣＰＵＩはデータチェック装置１０から演算結
果の加算値ＳＵＭ２を読み出す、そして、ステップ２５
０で、書き込み時に演算しストアした加算値ＳＵＭＩＩ
ＣＰＵは読み出し、次のステップ２６０で、書き込み時
の加算値ＳＵＭＩと読み出し時の加算値ＳＵＭ２を比較
し、両方の値が一致すれば、正常なデータであるとして
この処理を終了し、一致しない場合、データに異常が発
生したとしてエラー処理へ移行する。
このように、ＣＰＵＩは、データの書き込み後、データ
チェック装置１０よりその加算器１２がデータ加算した
加算値を読み込み、メモリに一旦格納し、次にＣＰＵＩ
が書き込んでおいたデータをブロック単位でｉ！ｌ統し
て読み出すとき、書き込み時と同様にデータチェック装
置ｌＯより加算器１２がデータ加算した加算値を読み込
み、そして両方の加算値が一致するか否かを判定してデ
ータの良否をチェックするため、データを監視しながら
でもＣＰＵＩは書き込み、読み出し処理を高速で行なう
ことができる。
チェック装置１０よりその加算器１２がデータ加算した
加算値を読み込み、メモリに一旦格納し、次にＣＰＵＩ
が書き込んでおいたデータをブロック単位でｉ！ｌ統し
て読み出すとき、書き込み時と同様にデータチェック装
置ｌＯより加算器１２がデータ加算した加算値を読み込
み、そして両方の加算値が一致するか否かを判定してデ
ータの良否をチェックするため、データを監視しながら
でもＣＰＵＩは書き込み、読み出し処理を高速で行なう
ことができる。
なお、データラッチ１３にラッチされた加算値データは
Ｉ１０モジュール５の所定アドレスを読むことにより読
み出すことができる。
Ｉ１０モジュール５の所定アドレスを読むことにより読
み出すことができる。
また、上記の例では加算器１２を使用してデータを加算
したが、減算器等を用いて減算、ＥＸＯＲ等の演算を行
なうこともできる。
したが、減算器等を用いて減算、ＥＸＯＲ等の演算を行
なうこともできる。
〈発明の効果〉
以上説明したように、本発明の書込み読出し監視装置に
よれば、処理装置とは別のデータチェック装置により、
データチェック用の演算を行なうため、処理装置はデー
タの書き込み読み出しを高速で行ない、且つ、データの
監視も行なうことができる。
よれば、処理装置とは別のデータチェック装置により、
データチェック用の演算を行なうため、処理装置はデー
タの書き込み読み出しを高速で行ない、且つ、データの
監視も行なうことができる。
【図面の簡単な説明】
図は本発明の実施例を示し、第１図は本装置を適用した
コンピュータのブロック図、第２図はデータチェック装
置のブロック図、第３図は動作を示すフローチャートで
ある。 １・・・ＣＰＵ（処理装置）、 ３・・・ＲＡＭ、 ４・・・拡張ＲＡ Ｍ 。 ｌＯ・・・データチェック装置。 特 許 出 願 人 株式会社メルコ 第２図 ＝ＯＷ 自 発 補 正 手続補正書 ６１．９．１９ 昭和 年 月 日 １、事件の表示 昭和６１年 特許願 第１８７５５６号２、発明の名称 データの書込み読出し監視装置 ３、補正をする者 事件との関係 特 許 出 願 人住所 名称 株式会社 メルフ ４、代理人 住 所 〒４６０愛知県名古屋市中区栄二丁目１１番１
８号１）明細書第５頁第１１行「ノアゲート」を「負論
理オアゲート」と補正する。 ２）同第５頁第１８行「リード信号ＩＯＲと」を「リー
ド信号ＩＯＲもしくは」と補正する。 ３）同第６頁１０行〜第１１行「ブロック単位で」を削
除する。 ４）同第６頁第１５行〜第１６行「ブロック毎に」を削
除する。 ５）同第６頁第１７行及び第２０行の「書き込み」を「
ブロック単位の書き込み」と補正する。 ６）同第７頁第１５行「ブロック毎に」を削除する。 ７）同第７頁第１８行「読み出し」を「ブロック単位の
読み出し」と補正する。 ８）第２図と第３図を別紙のとおり補正する。 ９）委任状を別紙のとおり提出する。
コンピュータのブロック図、第２図はデータチェック装
置のブロック図、第３図は動作を示すフローチャートで
ある。 １・・・ＣＰＵ（処理装置）、 ３・・・ＲＡＭ、 ４・・・拡張ＲＡ Ｍ 。 ｌＯ・・・データチェック装置。 特 許 出 願 人 株式会社メルコ 第２図 ＝ＯＷ 自 発 補 正 手続補正書 ６１．９．１９ 昭和 年 月 日 １、事件の表示 昭和６１年 特許願 第１８７５５６号２、発明の名称 データの書込み読出し監視装置 ３、補正をする者 事件との関係 特 許 出 願 人住所 名称 株式会社 メルフ ４、代理人 住 所 〒４６０愛知県名古屋市中区栄二丁目１１番１
８号１）明細書第５頁第１１行「ノアゲート」を「負論
理オアゲート」と補正する。 ２）同第５頁第１８行「リード信号ＩＯＲと」を「リー
ド信号ＩＯＲもしくは」と補正する。 ３）同第６頁１０行〜第１１行「ブロック単位で」を削
除する。 ４）同第６頁第１５行〜第１６行「ブロック毎に」を削
除する。 ５）同第６頁第１７行及び第２０行の「書き込み」を「
ブロック単位の書き込み」と補正する。 ６）同第７頁第１５行「ブロック毎に」を削除する。 ７）同第７頁第１８行「読み出し」を「ブロック単位の
読み出し」と補正する。 ８）第２図と第３図を別紙のとおり補正する。 ９）委任状を別紙のとおり提出する。
Claims (1)
- 【特許請求の範囲】 特定メモリ領域に対しデータの書き込み読み出しをブロ
ック毎に連続して行なう処理装置と、データの書き込み
読み出し時にブロック毎のデータを演算し演算結果を前
記処理装置に送るデータチェック装置と、 を有し、 前記処理装置は前記データチェック装置から送られた書
き込み時の演算結果をメモリの特定場所に格納し、デー
タ読み出した際、読み出し時のデータ演算結果と前記書
き込み時の演算結果を比較してデータをチェックするよ
うに構成したデータの書込み読出し監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61187556A JPS6344232A (ja) | 1986-08-09 | 1986-08-09 | デ−タの書込み読出し監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61187556A JPS6344232A (ja) | 1986-08-09 | 1986-08-09 | デ−タの書込み読出し監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6344232A true JPS6344232A (ja) | 1988-02-25 |
Family
ID=16208141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61187556A Pending JPS6344232A (ja) | 1986-08-09 | 1986-08-09 | デ−タの書込み読出し監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6344232A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104111901A (zh) * | 2014-08-07 | 2014-10-22 | 昆腾微电子股份有限公司 | 用于填充存储器的方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49123743A (ja) * | 1973-03-31 | 1974-11-27 | ||
| JPS5545165A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Method and device for diagnosis of memory unit |
| JPS5888899A (ja) * | 1981-11-19 | 1983-05-27 | Mitsubishi Electric Corp | Ｒａｍ制御回路 |
-
1986
- 1986-08-09 JP JP61187556A patent/JPS6344232A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49123743A (ja) * | 1973-03-31 | 1974-11-27 | ||
| JPS5545165A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Method and device for diagnosis of memory unit |
| JPS5888899A (ja) * | 1981-11-19 | 1983-05-27 | Mitsubishi Electric Corp | Ｒａｍ制御回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104111901A (zh) * | 2014-08-07 | 2014-10-22 | 昆腾微电子股份有限公司 | 用于填充存储器的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6344232A (ja) | デ−タの書込み読出し監視装置 | |
| US3555517A (en) | Early error detection system for data processing machine | |
| US5446748A (en) | Apparatus for performing logic simulation | |
| JP2797128B2 (ja) | 論理シミュレータ | |
| JP2832738B2 (ja) | 論理シミュレータ | |
| JP3456894B2 (ja) | シーケンス制御装置 | |
| JPS60142747A (ja) | 命令再実行制御方式 | |
| JP3004670B2 (ja) | 論理シミュレータ | |
| JP2797127B2 (ja) | 論理シミュレータ | |
| JPS60181947A (ja) | メモリ診断方式 | |
| JP3004669B2 (ja) | 論理シミュレータ | |
| JPH0566936A (ja) | データ処理装置 | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| JP3004668B2 (ja) | 論理シミュレータ | |
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| JPH02271432A (ja) | マイクロコード試験方法及びその装置 | |
| JPS6230105Y2 (ja) | ||
| JPH0234058B2 (ja) | ||
| JPS6339036A (ja) | パイプライン処理方式 | |
| JPH06259250A (ja) | 情報処理装置 | |
| JPH0414149A (ja) | パリティチェック回路のテスト装置 | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPS58111195A (ja) | デ−タ破壊検出装置 | |
| JPS62241034A (ja) | マイクロプログラム制御装置 | |
| JPH0444174A (ja) | シミュレーション方法 |