JPS6348471A - 圧電フイルタ試験回路 - Google Patents
圧電フイルタ試験回路Info
- Publication number
- JPS6348471A JPS6348471A JP19225186A JP19225186A JPS6348471A JP S6348471 A JPS6348471 A JP S6348471A JP 19225186 A JP19225186 A JP 19225186A JP 19225186 A JP19225186 A JP 19225186A JP S6348471 A JPS6348471 A JP S6348471A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- piezoelectric filter
- pulse
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本願は、圧電フィルタの圧電効果に伴う焦電効果による
放電パルスの発生を検出し圧電フィルタの良否を試験す
る回路を開示するものである。
放電パルスの発生を検出し圧電フィルタの良否を試験す
る回路を開示するものである。
（産業上の利用分野〕
本発明は、圧電フィルタ試験回路に関し、特に圧電フィ
ルタの良否を選別する回路に関するものである。
ルタの良否を選別する回路に関するものである。
圧電材料を使用したフィルタ、即ち、圧電フィルタ内で
は周囲の温度急変時に焦電効果による電荷が内部に蓄積
し、ついには放電に至ることがしばしばある。このよう
な場合、圧電フィルタからは放電によるパルスが出力さ
れ、圧電フィルタを用いた装置の正常な動作を損なうこ
とがある。
は周囲の温度急変時に焦電効果による電荷が内部に蓄積
し、ついには放電に至ることがしばしばある。このよう
な場合、圧電フィルタからは放電によるパルスが出力さ
れ、圧電フィルタを用いた装置の正常な動作を損なうこ
とがある。
このような焦電効果に起因するパルスを無（すために圧
電フィルタには様々な方策がなされているが、かかる放
電パルスをな（す有効な技術はまだなく、放電パルスを
発生する悪性な圧電フィルタを予め排除する試験が必要
となっている。
電フィルタには様々な方策がなされているが、かかる放
電パルスをな（す有効な技術はまだなく、放電パルスを
発生する悪性な圧電フィルタを予め排除する試験が必要
となっている。
従来の圧電フィルタの試験回路としては、実際に圧電フ
ィルタが搭載される回路全体をその試験回路として使用
し、その試験回路の動作の良否を判定することにより圧
電フィルタの良否を間接的に判定していた。
ィルタが搭載される回路全体をその試験回路として使用
し、その試験回路の動作の良否を判定することにより圧
電フィルタの良否を間接的に判定していた。
しかしながら、そのような従来の試験方法では試験回路
の規模が大きくなってしまい、試験効率の点で不都合な
ものであった。
の規模が大きくなってしまい、試験効率の点で不都合な
ものであった。
従って、本発明の目的は圧電フィルタ自体の試験を行う
ことのできる回路を得ることである。
ことのできる回路を得ることである。
（問題点を解決するための手段〕
上記の目的を達成するため、本発明に係る圧電フィルタ
試験回路では、第１図に示すように、圧電フィルタｌの
出力パルスを単極性のパルスに変換するパルス単極化回
路２と、このパルス単極化回路２の出力を保持して放電
パルスの存在を知らせるラッチ回路３と、で構成されて
いる。
試験回路では、第１図に示すように、圧電フィルタｌの
出力パルスを単極性のパルスに変換するパルス単極化回
路２と、このパルス単極化回路２の出力を保持して放電
パルスの存在を知らせるラッチ回路３と、で構成されて
いる。
第１図において、圧電フィルタ１から発生された正又は
負のいずれかの極性のパルスがパルス単極化回路２に入
力されて単極性パルスに変換される。この単極性パルス
はランチ回路３により保持されて圧電フィルタの望まし
くない放電パルスの存在を知らせることとなる。
負のいずれかの極性のパルスがパルス単極化回路２に入
力されて単極性パルスに変換される。この単極性パルス
はランチ回路３により保持されて圧電フィルタの望まし
くない放電パルスの存在を知らせることとなる。
以下、第１図に示した本発明の圧電フィルタ試験回路を
第２図及び第３図に示した一実施例に沿って説明する。
第２図及び第３図に示した一実施例に沿って説明する。
本発明の第１の実施例を示す第２図において、パルス単
極化回路２は、圧電フィルタ１の出力と正の閾値電圧と
を比較するコンパレータ２１と、圧電フィルタｌの出力
と負の閾値電圧とを比較するコンパレータ２２と、これ
らコンパレータ２１．２２の出力を入力するノア回路２
３と、を含んでいる。また、ラッチ回路３は、ノア回路
２３に接続されたナンド回路３１と、フリップフロップ
を構成する二つのナンド回路３２．３３と、ナンド回路
３２．３３のいずれかに接続された発光ダイオードＬＥ
Ｄと、を含んでおり、これに加えて、ナンド回路３１の
他方の入力を構成するリセット回路を発生するリセット
回路３４（リセットボタン３４１と接地抵抗３４２とを
含む）を含あてもよい。
極化回路２は、圧電フィルタ１の出力と正の閾値電圧と
を比較するコンパレータ２１と、圧電フィルタｌの出力
と負の閾値電圧とを比較するコンパレータ２２と、これ
らコンパレータ２１．２２の出力を入力するノア回路２
３と、を含んでいる。また、ラッチ回路３は、ノア回路
２３に接続されたナンド回路３１と、フリップフロップ
を構成する二つのナンド回路３２．３３と、ナンド回路
３２．３３のいずれかに接続された発光ダイオードＬＥ
Ｄと、を含んでおり、これに加えて、ナンド回路３１の
他方の入力を構成するリセット回路を発生するリセット
回路３４（リセットボタン３４１と接地抵抗３４２とを
含む）を含あてもよい。
尚、コンパレータ２１．２２に入力される正及び負の閾
値は、圧電フィルタｌの出力が単なるノイズである場合
にこれを除くために設定されている。
値は、圧電フィルタｌの出力が単なるノイズである場合
にこれを除くために設定されている。
次に、動作を説明すると、圧電フィルタ１から発生され
る放電パルスの内、正極のものが、コンパレータ２１の
正極閾値電圧を越えればコンパレータ２１の出力がＨ（
高）レベルとなり、ノア回路２３の出力がＬ （低＞
レベルとなって、ナンド回路３１〜３３を介して発光ダ
イオードＬＥＤを付勢して放電パルスの発生を知らせる
ことができる。また、圧電フィルタ１から発生される放
電パルスの内、負極のものが、コンパレータ２２の負極
閾値電圧を越えればコンパレータ２２の出力がＨ（高）
レベルとなり、ノア回路２３の出力がＬ（低）レベルと
なって、ナンド回路３１〜３３を介して発光ダイオード
ＬＥＤを付勢して放電パルスの発生を知らせることがで
きる。
る放電パルスの内、正極のものが、コンパレータ２１の
正極閾値電圧を越えればコンパレータ２１の出力がＨ（
高）レベルとなり、ノア回路２３の出力がＬ （低＞
レベルとなって、ナンド回路３１〜３３を介して発光ダ
イオードＬＥＤを付勢して放電パルスの発生を知らせる
ことができる。また、圧電フィルタ１から発生される放
電パルスの内、負極のものが、コンパレータ２２の負極
閾値電圧を越えればコンパレータ２２の出力がＨ（高）
レベルとなり、ノア回路２３の出力がＬ（低）レベルと
なって、ナンド回路３１〜３３を介して発光ダイオード
ＬＥＤを付勢して放電パルスの発生を知らせることがで
きる。
この場合のパルス単極化回路２の各所の論理状態を表に
表すと次のようになる。
表すと次のようになる。
表Ｉ
上記の表！より明らかなように、パルス単極化回路２は
放電パルスを入力すると必ず負の単極性パルスを出力す
ることになる。
放電パルスを入力すると必ず負の単極性パルスを出力す
ることになる。
また、パルス単極化回路２には、ランチ回路３が接続さ
れているため、放電パルスが発生すれば必ずラッチ回路
３の状態が反転してその状態が保持されるようになって
いる。
れているため、放電パルスが発生すれば必ずラッチ回路
３の状態が反転してその状態が保持されるようになって
いる。
次に、第２の実施例を第３図について説明する。
この第２の実施例では、パルス単極化回路２は、圧電フ
ィルタ１の正極性出力を分圧する抵抗ｒ１、ｒ２と、そ
の分圧電圧をノイズ除去のための閾値として入力するイ
ンバータｒＮＶ１と、圧電フィルタ１の負極性出力を分
圧する抵抗ｒ３、ｒ４と、その分圧電圧を閾値として入
力するインバータＩＮＶ２と、インバータＩＮＶ２の出
力を更に反転するインバータＩＮＶ３と、インバータＩ
Ｎν１及びＩＮＶ３の再出力を入力するアントゲ−）Ａ
ｔと、を含んでいる。
ィルタ１の正極性出力を分圧する抵抗ｒ１、ｒ２と、そ
の分圧電圧をノイズ除去のための閾値として入力するイ
ンバータｒＮＶ１と、圧電フィルタ１の負極性出力を分
圧する抵抗ｒ３、ｒ４と、その分圧電圧を閾値として入
力するインバータＩＮＶ２と、インバータＩＮＶ２の出
力を更に反転するインバータＩＮＶ３と、インバータＩ
Ｎν１及びＩＮＶ３の再出力を入力するアントゲ−）Ａ
ｔと、を含んでいる。
また、ラッチ回路３は、第１の実施例と同様のものでよ
い。
い。
次に、動作を説明すると、圧電フィルタ１から発生され
る放電パルスの内、正極のものが、インバータＩＮＶＩ
の閾値電圧を越えればインバータＴＮＶＩの出力がＬレ
ベルとなり、アンドゲートＡ１の出力がＬレベルとなっ
て、リセット回路３の発光ダイオードＬＥＤを付勢して
放電パルスの発生を知、 らせることができる、また、
圧電フィルタ１から発生される放電パルスの内、負極の
ものがインバータＩＮＶ２の閾値電圧を越えればインバ
ータＩＮＶ２の出力がＨレベルとなり、インバータＩＮ
Ｖ３を介してアントゲ−）ＡＩの出力がＬレベルとなっ
て、リセット回路３の発光ダイオードＬＥＤを付勢して
放電パルスの発生を知らせることができる。
る放電パルスの内、正極のものが、インバータＩＮＶＩ
の閾値電圧を越えればインバータＴＮＶＩの出力がＬレ
ベルとなり、アンドゲートＡ１の出力がＬレベルとなっ
て、リセット回路３の発光ダイオードＬＥＤを付勢して
放電パルスの発生を知、 らせることができる、また、
圧電フィルタ１から発生される放電パルスの内、負極の
ものがインバータＩＮＶ２の閾値電圧を越えればインバ
ータＩＮＶ２の出力がＨレベルとなり、インバータＩＮ
Ｖ３を介してアントゲ−）ＡＩの出力がＬレベルとなっ
て、リセット回路３の発光ダイオードＬＥＤを付勢して
放電パルスの発生を知らせることができる。
この場合のパルス単極化回路２の各所の論理状態を表に
表すと次のようになる。
表すと次のようになる。
表■
従って、この第２の実施例においても、パルス単極化回
路２は圧電フィルタ１から出力される放電パルスが正極
性であっても負極性であっても、負の単極性パルスが発
生される構成になっている。
路２は圧電フィルタ１から出力される放電パルスが正極
性であっても負極性であっても、負の単極性パルスが発
生される構成になっている。
以上のように、本発明の圧電フィルタの試験回路によれ
ば、正負いずれのパルスの発生に対しても、それを感知
して情軸を保持できる機能を有するので、特に圧電フィ
ルタを組み込んで信号を供給するための回路を用いる必
要がなく非常に簡単な構造の試験回路が実現でき、試験
の効率を向上させることができるという効果が得られる
。
ば、正負いずれのパルスの発生に対しても、それを感知
して情軸を保持できる機能を有するので、特に圧電フィ
ルタを組み込んで信号を供給するための回路を用いる必
要がなく非常に簡単な構造の試験回路が実現でき、試験
の効率を向上させることができるという効果が得られる
。
第１図は本発明に係る圧電フィルタ試験回路の原理ブロ
ック図、 第２図は第１図の圧電フィルタ試験回路の原理ブロック
図の第１の実施例を示す回路図、第３図は第１図の圧電
フィルタ試験回路の原理ブロック図の第２の実施例を示
す回路図、である。 第１図及び第２図において、 １は圧電フィルタ、 ２はパルス単極化回路、 ３はランチ回路、 ２１．２２はコンパレータ、 ２３はノア回路、 ３１〜３３はアンドゲート、 ３４はリセット回路、 ｒ１〜ｒ４は抵抗、 ＩＮＶＩ 〜ＩＮＶ３はインバータ、 Ａ１はアンドゲート、 尚、図中、同一符号は同−又は相当部分を示す。 特 許出願人 富 士 通 株式会社代理人弁理士
森 １）寛 （外１名）本発明の圧電フィルタ試験回
路の原理図第１図 本発明の第１の実施例の回路図 第２図 本発明の第２の実施例の回路図 第３図
ック図、 第２図は第１図の圧電フィルタ試験回路の原理ブロック
図の第１の実施例を示す回路図、第３図は第１図の圧電
フィルタ試験回路の原理ブロック図の第２の実施例を示
す回路図、である。 第１図及び第２図において、 １は圧電フィルタ、 ２はパルス単極化回路、 ３はランチ回路、 ２１．２２はコンパレータ、 ２３はノア回路、 ３１〜３３はアンドゲート、 ３４はリセット回路、 ｒ１〜ｒ４は抵抗、 ＩＮＶＩ 〜ＩＮＶ３はインバータ、 Ａ１はアンドゲート、 尚、図中、同一符号は同−又は相当部分を示す。 特 許出願人 富 士 通 株式会社代理人弁理士
森 １）寛 （外１名）本発明の圧電フィルタ試験回
路の原理図第１図 本発明の第１の実施例の回路図 第２図 本発明の第２の実施例の回路図 第３図
Claims (4)
- （１）圧電フィルタ（１）と、 該圧電フィルタ（１）の出力パルスを単極性のパルスに
変換するパルス単極化回路（２）と、該パルス単極化回
路（２）の出力を保持して放電パルスの存在を知らせる
ラッチ回路（３）と、 を備えたことを特徴とする圧電フィルタ試験回路。 - （２）前記パルス単極化回路（２）が、前記圧電フィル
タ（１）の出力と正の閾値電圧とを比較するコンパレー
タ（２１）と、前記圧電フィルタ（１）の出力と負の閾
値電圧とを比較するコンパレータ（２２）と、これらコ
ンパレータ（２１、２２）の出力を入力するノア回路（
２３）と、を含んでいる特許請求の範囲第１項記載の圧
電フィルタ試験回路。 - （３）前記パルス単極化回路（２）が、前記圧電フィル
タ（１）の正極性出力を分圧する抵抗（ｒ１、ｒ２）と
、その分圧電圧をノイズ除去のための閾値として入力す
る第１のインバータ（ＩＮＶ１）と、前記圧電フィルタ
（１）の負極性出力を分圧する抵抗（ｒ３、ｒ４）と、
その分圧電圧を閾値として入力する第２のインバータ（
ＩＮＶ２）と、該インバータ（ＩＮＶ２）の出力を更に
反転する第３のインバータ（ＩＮＶ３）と、前記第１及
び第３のインバータ（ＩＮＶ１、ＩＮＶ３）の両出力を
入力するアンドゲート（Ａ１）と、を含んでいる特許請
求の範囲第１項記載の圧電フィルタ試験回路。 - （４）前記ラッチ回路（３）が、リセット回路（３４）
を含んでいる特許請求の範囲第１項記載の圧電フィルタ
試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19225186A JPS6348471A (ja) | 1986-08-18 | 1986-08-18 | 圧電フイルタ試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19225186A JPS6348471A (ja) | 1986-08-18 | 1986-08-18 | 圧電フイルタ試験回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348471A true JPS6348471A (ja) | 1988-03-01 |
| JPH0533751B2 JPH0533751B2 (ja) | 1993-05-20 |
Family
ID=16288181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19225186A Granted JPS6348471A (ja) | 1986-08-18 | 1986-08-18 | 圧電フイルタ試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6348471A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104142443A (zh) * | 2014-07-03 | 2014-11-12 | 浙江理工大学 | 一种压电陶瓷作动器正反二位动作自检测电路及检测方法 |
-
1986
- 1986-08-18 JP JP19225186A patent/JPS6348471A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104142443A (zh) * | 2014-07-03 | 2014-11-12 | 浙江理工大学 | 一种压电陶瓷作动器正反二位动作自检测电路及检测方法 |
| CN104142443B (zh) * | 2014-07-03 | 2016-08-17 | 浙江理工大学 | 一种压电陶瓷作动器正反二位动作自检测电路及检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0533751B2 (ja) | 1993-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452916A (ja) | 半導体集積回路装置 | |
| KR950026107A (ko) | 오동작 포착용 듀얼비교기 트리거 회로 | |
| JPS56158978A (en) | Electronic watch | |
| JPS6348471A (ja) | 圧電フイルタ試験回路 | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| JPH11274856A (ja) | 水晶発振器の発振停止検出回路 | |
| JPS61170896A (ja) | ガス漏れ警報器 | |
| JPS5933111Y2 (ja) | 蓄積型火災感知器 | |
| SU994180A1 (ru) | Устройство дл контрол качества контактной сварки | |
| JP3312140B2 (ja) | 光電スイッチ | |
| JPH0513108A (ja) | 二次電池 | |
| KR100266627B1 (ko) | 파워다운회로 | |
| SU928268A1 (ru) | Логический пробник | |
| JPS63119116A (ja) | 入力回路 | |
| SU849467A1 (ru) | Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй | |
| JP2819973B2 (ja) | ノイズ除去回路 | |
| JPH09203751A (ja) | 正負直流電源の監視回路 | |
| JPH0633617Y2 (ja) | 開閉接点のチヤタリング防止回路 | |
| JPH02272820A (ja) | 単安定マルチバイブレータ | |
| JPH02309789A (ja) | 局線トランクの簡易リンギング着信検出方式 | |
| JPS6193959A (ja) | 速度検出装置 | |
| JPS6451537A (en) | Information processor | |
| JPH0476888A (ja) | 半導体記憶装置 | |
| JPS5917901B2 (ja) | オ−バ−フロ−ケンシユツキオクカイロ | |
| JPH0591148A (ja) | 信号断検出回路 |