JPS6348902A - 整合型ダイオ−ド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロ波帯で逆バイアスで動作するピン
ダイオードを備えた整合型ダイオード回路に関するもの
である。

〔従来の技術〕

第２図は例えばアルファカタログＰ３−１８に記載され
た、ピンダイオードを並列に接続して逆バーイアスで動
作させる整合型ダイオード回路を示し、（ａ）は等価回
路図、（ｂ）は実装例を示す図、ｔｃ）は整合状態を示
すスミスチャート図である。図において、工はキャリア
、２はマイクロストリップ線路、３はキャリア１の上に
装着されたピンダイオード、４はマイクロストリップ線
路２とピンダイオード３とを接続する金ワイヤである。

この整合型ダイオード回路では、ピンダイオード３は逆
バイアスで動作させる時、容量性となり、またマイクロ
ストリップ線路２とピンダイオード３とを接続する金ワ
イヤ４はマイクロ波帯ではインダクタンス成分を有する
。従って、５０Ωマイクロストリツプ線路２を伝播して
きた電波は、第２図（Ｃ１のスミスチャート図に示すよ
うに、金ワイヤ４のインダクタンス成分によりＡ点→Ｂ
点に、次にピンダイオード３の容量成分によりＢ点＝Ｃ
点に、そして金ワイヤ４のインダクタンス成分によりｃ
　点−Ａ点に戻り、金ワイヤ４のインダクタンスとピン
ダイオード３の容量とにより整合回路が形成されること
となる。

〔発明が解決しようとする問題点〕

従来の整合型ダイオード回路は以上のように構成されて
いるので、高周波になるほど金ワイヤのインダクタンス
が増し、ピンダイオードの容量が足りない場合には整合
がずれてしまう。またピンダイオードの容量が異なれば
、その都度、金ワイヤの容量を変えなければならず、ま
た金ワイヤの張り方のバラツキやピンダイオードの容量
のバラツキによって、整合がずれ、ロスが増大し、電圧
定在波比（Ｖ、Ｓ、Ｗ、Ｒ１）が悪くなるなどの問題点
があった。

この発明は上記のような問題点を解消するためになされ
たもので、高周波帯においても整合のずれを少なくでき
、ピンダイオードの容量のバラツキや金ワイヤのインダ
クタンス成分のバラツキによる整合のずれを補正するこ
とのできる整合型ダイオード回路を得ることを目的とす
る。

〔問題点を解決するための手段〕 この発明に係る整合型ダイオード回路は、マイクロスト
リップ線路に、スタブ等からなる容量成分を付加し、低
域ろ波型整合回路を構成するようにしたものである。

〔作用〕

この発明においては、マイクロストリップ線路にスタブ
等からなる容量成分を付加したので、該容量成分の容量
を変化させることにより、回路のインピーダンス整合を
とることができる。

〔実施例〕

以下、この発明の実施例を図について説明する。

第１図はこの発明の一実施例による整合型ダイオード回
路を示し、（ａ）は等価回路図、（ｂｌは実装例を示す
図、（Ｃ１は整合の状態を示すスミスチャート図である
。図において、１〜４は第２図と同じものを示す、５は
容量性スタブであり、これは整合回路の一部を形成して
いる。

このような構成になる整合型ダイオード回路では、５０
Ωマイクロストリ・ノブ線路２を伝播してきた電波は、
第１図（Ｃ１のスミスチャート図に示すように、金ワイ
ヤ４のインダクタンス成分によりＡ点→Ｂ点に、ピンダ
イオード３の容量成分によりＢ点＝Ｃ点に、金ワイヤ４
のインダクタンス成分により０点−０点に、そして容量
性スタブ５によりＤ点−Ｂ点に戻り、整合回路を形成し
ている。

すなわち、周波数が高くなるほど金ワイヤ４のインダク
タンス成分は増大するので、従来回路では、直列のイン
ダクタンス成分によるＡ点−Ｂ点、Ｃ点＝Ａ点への回転
が著しくなって、最終的には第１図に示すＤ点にいるこ
ととなり整合のずれが著しくなるが、本実施例回路では
、容量性スタブ５を付加しているので、Ｄ点−Ｂ点へと
回転させることにより上述の整合のずれを補正して、整
合をとることができ、しかも上記容量性スタブ５の容量
を変化させることにより、ピンダイオード３の容量のバ
ラツキや金ワイヤ４のインダクタンス成分のバラツキが
あっても回路の整合を取ることができる。また、さらに
回路の挿入損失を減少させ、電圧定在波比を改善するこ
とができろ。

なお、上記実施例では、容量性スタブ５をオーブンスタ
ブで実現した場合を示したが、この容量性スタブをλ／
４以上の長さとしてショートスタブで実現しても同様の
効果を奏する。この場合には、ピンダイオード３をコン
デンサでＤＣ的に浮かし、ショートスタブにＤＣリター
ンの役割をさせることとなり、このような回路構成とし
た場合には、信号ライン上のＤＣブロックコンデンサが
不要となって、なお−層、回路のロスを減少させること
ができる効果がある。

〔発明の効果〕

以上のようにこの発明の整合型ダイオード回路によれば
、マイクロストリップ線路に容量性回路を付加したので
、高周波における整合のずれを少なくでき、しかもピン
ダイオードの容量や金ワイヤのインダクタンス成分のバ
ラツキをおさえて整合をとることができる効果がある。

【図面の簡単な説明】

第１図（ａ）及び（ト））はこの発明の一実施例による
整合型ダイオード回路の等価回路図及び実装例を示す図
、第１図（Ｃ）は上記実施例の整合状態を示すスミスチ
ャート図、第２図（ａ）及び山）は従来の整合型ダイオ
ード回路の等価回路図及び実装例を示す図、第２図（Ｃ
１は従来例の整合状態を示すスミスチャート図である。 図において、１はキャリア、２はマイクロストリップ線
路、３はピンダイオード、４は金ワイヤ、５は容量性ス
タブである。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ピンダイオードを金ワイヤを介してマイクロスト
   リップ線路に接続してなる整合型ダイオード回路におい
   て、 上記マイクロストリップ線路に付加された、該線路材料
   を用いて構成された容量性回路を備えたことを特徴とす
   る整合型ダイオード回路。