JPS6350041A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置、特に多層配線に用いられる電極
配線層に関するものである。

従来の技術 近年、半導体集積回路が高集積化されるにともなって多
層配線が多く用いられるようになってきた。この多層配
線の第１層に用いられる電極配線材料として、アルミニ
ウム膜が多く用いられている。さらに、第１層の電極配
線材料として、耐熱性のあるポリシリコン膜あるいは耐
熱性があり、かつ、低抵抗のシリサイド膜も用いられて
いる。

多層配線の第２層には主としてアルミニウム膜が用いら
れている。

発明が解決しようとする問題点 多層配線の第１層にアルミニウム膜を用いた場合、アル
ミニウムは耐熱性が乏しいため、第１層と第２層の間に
形成する層間絶縁膜をプラズマＣＶＤ法等により５００
℃以下の低温で形成しなければならない。このような低
温で形成した層間絶縁膜は膜質が悪く、ビンポールやク
ラックが発生しゃすくなって、第１層と第２層との間に
リークやショートが起こる欠点があった。

このため、第１層目の膜としてアルミニウム膜にかえて
耐熱性に冨むポリシリコン膜を用いたときには、上記の
欠点は取り除かれるが、シート抵抗を５０Ω以下に下げ
られず、この大きな抵抗のためポリシリコン膜が半導体
集積回路の高速化の障害となる不都合があった。

さらに、改善された第１層膜として耐熱性を有し、かつ
、低抵抗であるモリブデンシリサイド。

タングステンシリサイドあるいはチタンシリサイド等の
シリサイド膜が用いられている。しかしこれらのシリサ
イド膜は、スパッタ法で形成されているためＣＶＤ法で
形成されたポリシリコン膜に比べてステップカバレージ
が悪く、断切れを起こしやすい不都合があった。なお、
シリサイド膜をＣＶＤ法で形成する開発が進められてい
るが、まだ確立されていない。

本発明は、上記の問題を解決するもので、ＣＶＤ法で形
成されながらも、耐熱性を有し、がっ低抵抗の電極配線
層を提供することを目的とするものである。

問題点を解決するための手段 本発明の半導体装置は、周期律表の■族あるいはＶ族の
元素を含んだゲルマニウム膜により形成された電極配線
層を設けたものである。

作用 本発明によれば、ゲルマニウム膜を電極配線層とするた
め、ＣＶＤ法で形成できステップカバレージが良くなる
とともに、耐熱性を有し、かつ低抵抗の膜を形成するこ
とができる。

実施例 本発明の半導体装置の電極配線層の実施例を第１図に示
したＣＭＯＳ集積回路の構造断面図を参照して説明する
。

図示するように、ｎ形シリコン基板１の中にＰ形つェル
領域２が形成され、基板表面に素子分離用のシリコン酸
化膜３が形成され、ｎ形シリコン基板１内にＰチャネル
ＭＯＳトランジスタのソースとドレイン領域４と４１が
形成され、さらに、Ｐ形つェル領域２内にｎチャネルＭ
Ｏ３＋−ランジスタのソースとドレイン領域５と５１が
形成されている。そして、それぞれのソースとトレイン
領域間の基板表面にゲート酸化膜６と７が形成され、ゲ
ート酸化膜６の上にはボロン（Ｂ）を含んだゲルマニウ
ム膜によるゲート電極８が形成され、ゲート酸化膜７の
」二には砒素（Ａｓ）あるいは燐（Ｐ）を含んだゲルマ
ニウム膜によるゲート電極９が形成され、ゲート電極８
と９の上に第１の層間絶縁膜１０が形成されている。さ
らに、第１の層間絶縁膜１０の上にＰおよびｎチャネル
ＭＯＳトランジスタのそれぞれのソース領域４と５とド
レイン領域４１と５１に繋がる１層目の電極配線層１１
としてゲルマニウムに■族あるいはＶ族の不純物を含ま
せた被膜が形成され、この上に第２の層間絶縁膜１２が
形成され、さらに、この上に１層目の電極配線層１１に
繋がる２層目のアルミニウム電極配線層１３が形成され
た構造である。

次に、この構造を得るための製造方法を第２図を参照し
て説明する。

まず、ｎ形シリコン基板１内にＰ形つェル領域２を形成
した後、基板表面上に選択的に素子分離用のシリコン酸
化膜３を形成する。この後、基板表面にゲート酸化膜６
と７となるシリコン酸化膜６１を形成し、この上にＣＶ
Ｄ法でゲルマニウム膜１４を形成する。

このゲルマニウム膜１４の形成は、ＧｅＨ４を５００〜
６００℃の温度で熱分解させてＧｅを基板に蒸着させる
方法であり、ＧｅＨ４→Ｇｅ＋２Ｈ２で示す反応でゲル
マニウム膜が形成される。なお、この熱分解温度はシラ
ン（ＳｉＨ４）を熱分解させてシリコン（Ｓｉ）を基板
に蒸着させるときの熱分解温度より約１００℃低い。こ
のため、電極形成工程がより低温となる。

次にゲルマニウム膜１４の」二にレジスト膜］５を塗布
し、フォトリソグラフィ技術でゲートを形成する領域だ
けにレジスｌ−膜を残す（第２図ａ）。

次に、レジスト膜１５をマスクとしてゲルマニウム膜１
４とシリコン酸化膜６１を除去して、ゲート酸化膜６と
７およびゲート電極８と９を形成した後、レジスト膜１
５を除去し、新たにレジスト膜１６を塗布してｎ形拡散
領域を形成する位置にレジスト膜１６の開口を設け、こ
の開口より周期律表■族の砒素（Ａｓ”）あるいは燐（
Ｐ＋）のイオンを注入してｎチャネルＭＯＳトランジス
タのソースとドレイン領域５と５１を形成する。このと
き、ｎチャネルＭＯＳトランジスタのゲート電極９を形
成しているゲルマニウム膜中にも砒素イオンあるいは燐
イオンが注入される（第２図ｂ）。

この後、レジスト膜１６を除去し、再度レジスト膜１７
を塗布してＰ形拡散領域を形成する位置にレジスト膜１
６の開口を設け、この開口を通して周期律表■族のボロ
ン（Ｂ）をイオン注入してＰチャネルＭＯ８）ランジス
タのソースとドレイン領域４と４１を形成する。このと
き、ＰチャネルＭＯＳトランジスタのゲート電極８を形
成しているゲルマニウム膜中にもボロンイオンが注入さ
れろく第２図Ｃ）。

次に、レジスト膜１７を除去し、表面に燐を含んだガラ
ス膜（以後ＰＳＧ膜と記す）を形成した後、９８０℃に
加熱してＰＳＧ膜を流動させて表面の平坦化をはかると
ともにゲッタリングを行う。このＰＳＧ膜の上にプラズ
マＣＶＤ法により窒化シリコン膜（Ｐ−８ｉＮ）を形成
してこの二層の積層膜により第１の層間絶縁膜１０を形
成する。この層間絶縁膜１０は、高温で形成されるため
膜質の良い膜となる。この後、ソース領域４と５とドレ
イン領域４１と５１の上の第１の層間絶縁膜１０を除去
してコンタクト窓をあけた後、表面にＣＶＤ法によりゲ
ルマニウム膜を形成し、イオン注入法でＶ族の燐または
砒素もしくは■族のボロンイオンを注入する。さらに、
ランプアニール法あるいはレーザ加熱法によりゲルマニ
ウム膜を溶融させた後、固化させて１層目の電極配線層
１１を選択的に形成する（第２図ｄ）。溶融し固化した
後のゲルマニウム膜のシート抵抗は数Ωと低抵抗上なり
、しかも、耐熱性もよ（なってシリサイド膜とほぼ同程
度の特性を持つ。また拡散層とのコンタクト抵抗も低く
なる。なお、ゲルマニウムとシリコンの合金温度はゲル
マニウムの溶融点温度より高いので、ゲルマニウム溶融
点付近の温度で加熱しても拡散層とのコンタクト部分が
破壊されることがない。

次に、第１図に示したように１層目の電極配線層１１の
上に第２の層間絶縁膜１２を第１の層間絶縁膜１０と同
じ方法で形成した後、第２の層間絶縁膜１２の所定の位
置に１層目の電極配線層１１を露出する開口を設け、開
口により１層目の電極配線層１１に繋がるアルミニウム
膜による２層目の電極配線層１３を第２の層間絶縁膜１
２の上に形成する。

なお、今まで述べたゲルマニウム膜は特別な処理を施こ
さない限り多結晶の膜である。

また、実施例ではＣＭＯ３構造の多層配線を例示したが
これに限られたわけでなく、バイポーラ形半導体集積回
路等に用いられる多層配線であってもよい。さらに、多
層配線でなく単層配線にも用いることができる。

発明の効果 本発明の■族あるいは■族の不純物を含んだゲルマニウ
ム膜によれば、ＣＶＤ法で形成することができるためス
テップカバレージが良くなり断切れが無くなること、ま
た耐熱性が向上して層間絶縁膜を高温で形成できるため
膜質が良くなり多層配線間のリークやショートが無くな
ること、さらに、低抵抗の膜を形成することができるた
め半導体集積回路の高速化をもたらすこと等の効果が奏
される。

【図面の簡単な説明】

第１図は本発明の半導体装置の実施例を示すＣＭＯ８構
造の多層配線の構造断面図、第２図は第１図の構造を得
るための工程図である。 −つ　− ■・・・・・・ｎ形シリコン基板、２・・・・・・Ｐ形
つェル領域、３・・・・・・シリコン酸化膜、４，４１
・・・・・・ＰチャネルＭＯＳトランジスタのソースと
ドレイン領域、５，５１・・・・・・ｎチャネルＭＯＳ
トランジスタのソースとドレイン領域、６，７・・・・
・・ゲート酸化膜、８．９・・・・・・ゲート電極、１
０・・・・・・第１の層間絶縁膜、１１・・・・・・１
層目の電極配線層、１２・・・・・・第２の層間絶縁膜
、１３・・・・・・２層目の電極配線層。 代理人の氏名　弁理士　中尾敏男　ほか１名ノ　−−ｎ
形５リゴシ基オ又 ２−−Ｐ形フェル・性成 ６．７−−−ゲート酸イと、贋 ８、ｑ　−一ケ゛−ト１℃木棟 ／θ　−ｍ−）ミＩの）＠闇ヤを加駁片（）／−−７／
ｌ’目の電膚ｋＬ彰良墨 ／２−−箒？め眉閘碇渾幻医 ノ３−？層目の旬Ａ但配」に戦 第１図 第２図 ４　　　ｄノ

Claims (1)

【特許請求の範囲】
1. 周期律表のIII族あるいはＶ族の元素を含んだゲルマニ
   ウム膜の電極配線層を設けたことを特徴とする半導体装
   置。