JPS6350141A - デ−タ交換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータ交換装置において、固定されたデータ交
換のためのアドレス空間を通して、より広い空間をアク
セスすることを可能にするデータ交換装置に関するもの
である。

従来の技術 第２図はデータ交換のためのメモリを共有する複数の分
散処理システムよりなるデータ交換装置の構成図である
。第２図において、４は中央処理装置を含む分散処理シ
ステムであり複数個存在する。５はデータ交換のための
メモリであり、分散処理システム４からこのメモリへの
アクセスは６のシステムバスを介して行なわれる。

第３図は各分散処理システム４から見て中央処理装置の
全アドレス空間上に割当てられたデータ交換のためのア
ドレス空間が実際のデータ交換用のメモリとどのように
関連しているかを示すものである。

通常、データ交換用メモリ５は分散処理システム４の中
央処理装置から見てそのアドレスは全アドレス空間の一
部に割当てられる。従って、データ交換用メモリをアク
セスするためには、中央処理装置においてはデータ交換
のために割当てられたアドレス空間をアクセスすること
になる。即ち、分散処理システム４における中央処理装
置の全アドレス空間４１上にデータ交換のためのアドレ
ス空間が割当てられ、（斜線部）この領域をアクセスす
ると、データ交換用メモリをアクセスするものである。

従来においては、このデータ交換のために割当てられた
空間は、データ交換用のメモリそのものであった。

発明が解決しようとする問題点 このような従来の回路では、データ交換用のメモリが増
大してくると、中央処理装置の全アドレス空間上に占め
るデータ交換のためのアドレスが多くなり分散処理シス
テムが使用できるアドレス空間が制限される欠点があっ
た。

本発明は簡易な構成で中央処理装置のアドレス空間を大
きく取ることなく広いデータ交換のためのメモリ空間を
与える装置を提供することを目的としている。

問題点を解決するための手段 本発明は上記問題点を解決するため、データ交換のため
のメモリのアクセスは一定量単位で行うものとし、その
一定量のアドレス空間を中央処理装置の全アドレス空間
上に割当て、データ交換のためのアドレス空間をアクセ
スした場合には、中央処理装置のアドレス信号をデータ
交換のためのメモリアドレス信号に変換するのである。

作用 本発明は上記した構成により、データ交換のためのアド
レス空間をアクセスした場合には、中央処理装置のアド
レスの一部を予め設定しておいた値に置き換えるため、
この予め設定しておく値を変更することにより任意の広
範囲な領域をアクセスすることが可能になる。

実施例 第１図は本発明のデータ交換器の一実施例を示すブロッ
ク図である。第り図において、１はアドレスデコード回
路であって、入力端子１１、出力端子１２を有し、入力
端子１１に中央処理装置のアドレスバスを入力しデータ
交換のためのアドレス空間をアクセスしたことを検出し
て出力端子１２に検出信号を出力する。２は記憶回路で
あって、入力端子２１．出力端子２２．記憶制御端子２
３を有し、記憶制御端子２３に入力される記憶制御信号
によって入力端子２１に入力される信号を出力端子２２
に出力し、以後再び記憶制御信号が入力されるまで出力
状態を保持する。３はデータセレクト回路であって、入
力端子３１．３２出力端子３３．ｉ！択端子３４を有し
、選択端子３４の状態によって入力端子３１あるいは３
２を出力端子３３に出力するものである。

ここで、２０ビツトのアドレス空間を持つ中央処理装置
を用い、アドレス８００００から８ＦＦＦＦまでの６４
にバイトをデータ交換のためのアドレス空間とし、この
６４にバイト単位（１６ビツト）でデータ交換用メモリ
をアクセスするシステムを例に取って詳しく説明する。

アドレスデコード回路１の入力端子１１には中央処理装
置のアドレス信号のうち上位４ビア）を入力し、その値
が“８”の時出力端子１２を°ｌ゛にする。記憶回路２
は４ビツトのデータを保持し、中央処理装置より設定可
能である。データセレクト回路３は中央処理装置のアド
レス信号のうち上位４ビツトを入力端子３１に、記憶回
路２の出力４ビツトを入力端子３２に入力し、選択端子
３４が“１”の時入力端子３２に入力される信号を出力
端子３２に出力し、“θ′の時入力端子３１に入力され
る信号を出力端子３３に出力する。即ち、記憶回路２に
データ゛ｎ゛を設定しておくことにより、アドレス８ｘ
ｘｘｘ　（ｘは任意の４ビツト値）をアクセスするとア
ドレスはｎｘｘｘｘに変更される。中央処理装置のアド
レスの下位１６ビツトはそのまま使用する。従って、ｎ
を変更することにより６４にバイト単位で１メガバイト
のアドレス空間をアクセスすることが可能である。中央
処理装置のアドレスの上位４ビツトが“８゛以外の場合
には、こうした変換は行なわれない。

発明の効果 以上述べてきたように、本発明によれば、きゎめて簡易
な回路構成で、データ交換のための空間を広く取ること
ができ、実用的できわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ交換装置の構
成図、第２図は複数の分散処理システムよりなるデータ
交換装置の一構成図、第３図は従来のデータ交換装置に
おけるアドレス変換部の一構成図である。 １・・・・・・アドレスデコード回路、２・・・・・・
記憶回路、３・・・・・・データセレクト回路、４・・
・・・・分散処理システム、５・・・・・・データ交換
用メモリ、６・・・・・・システムバス、１１・・・・
・・入力端子、１２・・・・・・出力端子、２１・・・
・・・入力端子、２２・・・・・・出力端子、２３・・
・・・・記憶制御端子、３１．３２・・・・・・入力端
子、３３・・・・・・出力端子、３４・・・・・・選択
端子、４１・・・・・・アドレス空間。 代理人の氏名　弁理士　中尾敏男　はか１名第１図 第２図 Δ

Claims (1)

【特許請求の範囲】
1. 中央処理装置のアドレス空間上にデータ交換のためのア
   ドレス空間を割当てるシステムであって、中央処理装置
   より設定可能な記憶回路と、データ交換のためアドレス
   空間をアクセスしたことを検出するアドレスデコード回
   路と、中央処理装置のアドレス信号の一部と前記記憶回
   路の出力信号を入力信号とし、前記アドレスデコード回
   路の出力信号を選択信号として出力信号を切り換えるデ
   ータセレクト回路を具備し、データ変換のためのアドレ
   ス空間をアクセスした場合に中央処理装置のアドレス信
   号を変更する手段を備えたデータ交換装置。