JPS6352475A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制？１１信号によってターンオン、ターンオフ
可能な半導体装置に係り、特に大’ＪＲ化した場合の最
大遮断耐量を大きくするに好適な半導体装置の構造に関
する。

〔従来の技術〕

大容量のゲートターンオフサイリスタ（以下ＧＴ○と略
称）やトランジスタなどの半導体装置としては、従来か
ら、ｎエミツタ層を１個以上のほぼ一定幅の細長い短冊
状から成るものとし、これに隣接するベース層と共に半
導体基体の一方の主表面に露出せしめ、各短冊状領域に
は一方の主電極が低抵抗接触され、また、前記ベース層
には各短冊状領域を実質的に取り囲むように制？ＩＩ電
極が低抵抗接触され、さらに半導体の他方の主表面には
他方の主電極が低抵抗接触され、各電極は夫々一対の主
端子と制御端子に接続された構成のものが広く用いられ
ている。

以下ＧＴＯを例に採って、上記した従来の半導体装置に
おけるターンオフ動作を説明する。上記構造を有するＧ
ＴＯのターンオフ動作は、良く知られているように、半
導体基体の中に蓄積された電子、正孔などの過剰キャリ
アを負のゲート電流によって素早く外部に排除すること
で得られる。

そのため、電流の導通領域からゲート電流をできるだけ
引き出し易くするために、上記のように、周囲をゲート
電極で取り囲んだ、細長い短冊状のカソードエミツタ層
（以下単位ＧＴＯと略称）構造を採用し、これを電流容
量に応じて半導体基体内に多数並置しているのである。

ところで、大容置化に適した単位ＧＴＯの配置として、
半導体基体内に同心円上に多重リングに配置した構造が
従来から考案されている。（例えば特開１＠５６−１３
１９５５号公報など）、シかし前記のような従来構造に
も限界があり、半導体基体の形状が大きくなるにしたが
って単位ＧＴＯの数を増しても所望の最大遮断電流を得
ることができないという問題が生じている。

しかして、このように、その最大遮断電流が単位ＧＴＯ
の数に比例して増大しない原因は、半導体基体が大口径
になるにしたがい、半導体基体の面内での単位ＧＴＯの
ターンオフ動作の不均一が大きくなり、ターンオフ動作
の一番遅れている単位ＧＴＯに、先にターンオフ動作し
た単位ＧＴＯから電流が移ってきて、電流集中を生じて
いるためである。

また、このような半導体基体内の単位ＧＴＯ間のターン
オフ動作の不均一が大きくなる原因には２つあり、１つ
は単位ＧＴＯそのものの特性のばらつきが大きくなって
いることである。半導体基体が大口径になると、基体そ
のもの及び製作プロセスによる熱歪み等によってキャリ
アのライフタイムのばらつきが大きくなってしまうから
である。

もう一つの原因は、制御電極のインピーダンスによって
、それぞれの単位ＧＴＯに分配されるゲート電流に不均
一が生じていることである。前述したように、大容ＩＧ
ＴＯでは一方の主表面に主電極と制で１電極が露出され
、それぞれが圧接によって外部への取り出し端子に低抵
抗接触されている。この場合、両者を全面圧接すること
は圧接電極を微細化する必要があり、その位置合わせも
難しいので、主電極のみを全面圧接し、制ｉｎ　ｌｆｔ
　８ｉは部分圧接で外部端子に接続される。このため、
部分圧接された近傍の単位ＧＴＯに対して、それより遠
く離れた単位ＧＴＯのゲート電流は、半導体基体に設け
られた制御電極を通って流れる距離が遠くなり、その間
のインピーダンスの差によって、それぞれの単位ＧＴＯ
に流れるゲート電流に不均一が生じてしまうのである。

以上のような要因によって、従来構造においては半導体
基体を大口径化しても、大きな遮断耐量が得られないと
いう問題があった。

このような問題を解決する手段として、特開昭５８−２
０６１５９号記載のように、ゲート電流の入力部から離
れるにしたがって、短冊状のｎエミツタ層の幅を狭くす
る構造が！！案されている。

この構造は、分配されるゲート電流の不均一を単位ＧＴ
○のターンオフのしやすさに差を持たせることによって
、素子全体としてのターンオフ特性を揃えようとするも
のである。

しかしながら、この方法では、素子特性のばらつきにつ
いては配慮されていないし、従来例よりもオン電圧は高
くなってしまう、しかも、単位ＧＴｏのターンオフ特性
にばらつきがあると、ゲート電流に差が生じるので、制
？’！１１ｍ極での電圧降下に差が生じ、結局はゲート
電流の分配に影響を与えてしまう、これらの影響は、大
口径化することによって遮断耐量がむしろ低下する場合
が生じる程大きなものである。

〔発明が解決しようとする問題点３ 以上述べたように従来技術においては、制御■電極のイ
ンピーダンスにより、ゲートｔＸの分配が変えられ、ま
た、素子特性のばらつきによって大口径化しても遮断耐
量の大きな半導体制御装置が得られないという問題があ
った。

本発明の目的は、圧接型の自己遮１ｉｌＴ機能を有する
半導体装置に係り、特にオン電圧等の他の特性に影響を
与えることなく、遮断耐量の大きな半導体装置を提供す
ることにある。

〔問題点を解決するための手段〕

上記目的は、半導体層の短冊状に形成された領域のうち
の所定の領域のものに、その幅方向の一方の側に接近し
て共通に、外部には接続されていない電極も■域を設け
、これら所定の短冊状領域と上記を種領域との間でのイ
ンピーダンスが、これらの短冊領域と制御電極との間で
のインピーダンスよりも高（なるようにして達成される
。

〔作用〕

上記所定の短冊状領域では、その幅方向の一方の側だけ
が制御電極からの電流通路となるため、これらの短冊状
領域にだけ電流が集中し、しかして、その後、上記のｔ
種領域により、これら所定の短冊状領域での並列動作が
均等化されるので、大きな遮ａ耐量が得られる。

〔実施例〕

以下、本発明による半導体装置について、図示の実施例
により詳細に説明する。

第１図ないし第３図は本発明をＧＴＯに通用した場合の
一実施例で、これらの図において、まず、第１図はＧＴ
Ｏのカソード側平面パターンを４半分にして示す図で、
第２図はその一部の拡大図であり、ゲート接続部Ｃ，，
Ｃ！をリング状に、かつ多重同心円状に配列された単位
ＧＴＯ配列の中間に設けた場合である。また、第３図は
第１図のＡ−Ａ’線に沿う断面図である。

当業者には周知であり、また第３図の断面図から分かる
ように、半導体基体１の内部にはｐエミッタ層１１．ｎ
ベース層１２．ｐベース層１３゜およびｎエミツタ層１
４が形成され、前記各層間にはサイリスタ動作をするた
めに必要なｐｎ接合が形成されている。そしてｐエミッ
タ層１１にはアノード電極２０が、ｎエミツタ層１４に
はカソードｉｉ極２が、また、ｐベースＷＪ１３にはゲ
ートを極３ａがそれぞれ導電接続されている。

制御用のゲー）を流はゲート接続部Ｃ１，Ｃ２より供給
されるが、これらの接続部Ｃ，，Ｃ□は外部端子で並列
接続されている。電極領域３ｂは、ゲート電極３ａとは
分離されており、ミス的にはｐベース層１３を横方閏に
接続する働きをし、外部には接続されずに浮いている。

そこで、これをフロートゲートと呼ぶことにする。

次に以上に図示し、かつ説明したような構造のＣＴＯの
ターンオフ動作について説明する。

ＧＴＯにオフ信号が入る直前の状態は、特性のばらつき
によって決まる分ＪＢＷ流が各単位ＧＴＯに流れている
。このような状態からオフ１言号が入ると、フロートゲ
ート３ｂをもつ単位ＧＴＯは、一方のデート電ＦＭ３ａ
からしかキャリアの引き抜きが行われないため、通常の
ゲート構造の単位ＧＴｏより、ターンオフが遅れる。こ
の場合のターンオフの遅れは、通常の単位ＧＴＯの特性
のばらつきによって生じるターンオフタイムの差より充
分大きくなり、ターンオフの最終電流はフロートゲート
３ｂをもつ単位ＧＴＯが受持つことになる。

フロートゲート３ｂを持つ単位ＧＴＯは、一方のゲート
ｔｉｌａからのみキャリアの引き抜きが行われるため、
単位ＣＴＯ内での導通領域はフロートゲート３ｂ側に寄
せられてからターンオフする。

ここで、導通領域がフロートゲート側に寄せられる段階
においては、フロートゲート３ｂに近いｎエミッタ１４
とｐベース１３の接合電位が上昇し、その接合電位はフ
ロートゲート３ｂに伝えられる。このようにしてフロー
トゲート３ｂを持つすべての単位ＧＴＯの接合電位は、
フロートゲ−）３ｂで短絡されて等電位となる。接合電
位は電流密度によって決まる値であり、それらが等電位
になることはすなわち、ターンオフ最終の並列動作が均
等化されることであり、その結果遮断耐量が大幅に増大
する。

その理由は次の通りである。すなわち、巣位ＧＴｏの瞬
時的な遮断耐量は非常に大きく、例えば２０００Ａ級Ｇ
ＴＯの遮断耐量は、それを構成する単位ＧＴＯの１／２
０程度が均等に並列動作さえしていれば充分であるから
である。

なお、大寥量ＧＴＯのすべての単位ＣＴＯをフロートゲ
ート３ｂで構成することも考えられる。

しかし、ゲート接続部を沢山設けると構造が複雑になり
すぎるし、ゲート接続部を増加しないで作ろうとすると
、ゲート接続部から離れた配列の単位ＧＴ○へのゲート
入力であるゲート電極３ａの配置が限定されるので、配
列間の電極抵抗の差が大きくなりすぎて、結局は配列間
の単位ＧＴＯの並列動作に不均一を生じてしまう。

また、上記実施例とは叉対に、ゲート接続部から最も離
れた最外周、あるいは最内周にフロートゲートを設ける
ことも考えられる。この方法は、もし単位ＧＴ○の特性
がほぼ均等であるならば、本発明と同様な効果が得られ
ることになる。しかし、実際には特性のばらつきがあり
、この特性のばらつきによってフロートゲ−）３ｂを持
つ単位ＧＴＯの他方のゲート電極３ａからのゲート電流
が、配列リングの中でも異なって来ることになり、フロ
ートゲート３ｂを持つ単位ＧＴＯといえども並列動作に
支障をきたすことになり、充分な効果は得られない。

そこで、このような単位ＧＴＯの特性ばらつきの影響を
さけるため、上記実施例ではゲート接続部Ｃ１，ＣＩの
近傍にフロートゲート３ｂを持つ単位ＧＴＯを設けてい
るのである。すなわち、ゲート電極３ａの抵抗が小さけ
れば、それらはゲート電流を供給する時に分流抵抗とな
ることは無く、素子のターンオフ特性に応じて自由にゲ
ート電流が分配されるようにしている。

なお、実施例の説明はゲート接続部Ｃ，，Ｃｔが配列リ
ングの中間にある場合で行ったが、ゲート接続部が１つ
であっても、その位置が最外周。

あるいは最内周であっても同様な効果が得られることは
容易に判ることである。

また、短冊状のｎエミッタ１４の幅が広い場合は、フロ
ートゲート３ｂを持つ単位ＧＴ○のターンオフは、ゲー
トを極３ａに周囲をかこまれた単位ＧＴＯより大幅に遅
れる。このターンオフの差が大きすぎると、フロートゲ
−）３ｂを持つ単位ＧＴＯの発生損失が大きくなるので
、その場合はｎエミッタの幅を狭くすればよい、すなわ
ち、遮断耐量はフロートゲ−）３ｂを有する単位ＧＴ○
で決まるので、そのターンオフタイムと同等かそれより
やや短くなるところまで他のｎエミッタ１４０幅を広く
して、素子全体のオン電圧を下げるようにしてやればよ
い。

なお、以上の説明では、本発明をＧＴＯに適用した場合
の実施例によって説明したが、本発明はこれに限らず実
施可能で、例えばトランジスタなどの半導体装置として
実施してもよいことは言うまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、フロートゲート
として働く電極Ｎ域を設けるという簡単な構成で充分な
遮断耐量を与えることができ、素子の大型化による遮断
耐量の増加を充分に活用し、容量の大きな半導体装置を
容易に得ることができる。

【図面の簡単な説明】

第１図は本発明による半導体装置の一実施であるＧＴＯ
のカソード側平面パターンを４半分にして示した説明図
、第２図は第１図の一部拡大図、第３図は第１図のＡ−
Ａ’線による断面図である。 １・・・半導体基体、２・・・カソード電極、３ａ・・
・ゲート電極、３ｂ・・・フロートゲート、１１・・・
ｐエミッタ層、１２・・・ｎベース屡、１３・・・ｐベ
ース層、１４・・・ｎエミツタ層、２０・・・アノード
ｉｉ、ｃ、。 Ｃ２・・・ゲート接続部。 第１図 ／−−−−＄４ａ墓休 ２−−−−一カンード゛電径 ３ａ−−−一つロ゛−ト亀石社 ３ｂ−−−−フロートゲ°゛−ト Ｃｔ、Ｃｚ　＝−勺゛゛−トキ辛５す売軒第２図 ノト一−Ｐエミ１リダ１ １２−−−−ｎ’ｒ−ス層 １３−−−−Ｐ”：−ス１ １４−−−−ｎエミッタ、１ ２０−−−−７ノー１″燗ヒトシ 第３図

Claims (1)

1. 【特許請求の範囲】 １、交互に導電形を異にする半導体層の少なくとも３層
   からなる半導体基体を有し、該半導体基体の一方の主表
   面における上記半導体層の最外層が複数の短冊状領域と
   して形成され、かつ該最外層に接する中間層が上記短冊
   状領域を取り囲むようにして上記一方の主表面に露出さ
   れており、上記複数の短冊状領域と上記半導体基体の他
   方の主表面にはそれぞれ主電極が低抵抗接触し、上記中
   間層の露出部分には制御電極が低抵抗接触し、上記制御
   電極には外部制御入力用のリード接続部領域を有してい
   る半導体装置において、上記複数の短冊状領域のうちの
   上記リード接続部領域に近接した複数の短冊状領域に対
   して、これら短冊状領域のそれぞれの幅方向の一方の側
   に接近させて共通に形成した電極領域を設け、これら複
   数の短冊状領域のそれぞれと上記電極領域との間に現れ
   るインピーダンスが、これら短冊状領域のそれぞれと上
   記制御電極との間に現れるインピーダンスよりも高くな
   るように構成したことを特徴とする半導体装置。 ２、特許請求の範囲第１項において、上記電極領域が接
   近して形成されている短冊状領域の幅が、他の残りの短
   冊状領域の幅よりも狭く形成されていることを特徴とす
   る半導体装置。