JPS6357785A - Si表面を有する被加工体のエツチング加工法 - Google Patents
Si表面を有する被加工体のエツチング加工法Info
- Publication number
- JPS6357785A JPS6357785A JP20233486A JP20233486A JPS6357785A JP S6357785 A JPS6357785 A JP S6357785A JP 20233486 A JP20233486 A JP 20233486A JP 20233486 A JP20233486 A JP 20233486A JP S6357785 A JPS6357785 A JP S6357785A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- workpiece
- mask layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Si表面を有する被加工体に、マスク層を用
いたエツチング処理によって加工を施す方法に関する。
いたエツチング処理によって加工を施す方法に関する。
従来の技術
従来、Si表面を有する被加工体が、第2図に示すよう
な、例えばSiでなる半導体基板1の表面側に、例えば
5i02でなる比較的厚い厚ざを有する絶縁層3が、素
子形成領域2を画成するように形成されているとともに
、素子形成領域2の表面上に絶縁層3に連接している比
較的薄い例えばSiC2でなる絶縁層4が形成され、そ
して、それら絶縁層3及び4上に連続延長して、例えば
多結晶Siでなる半導体層4が形成されている、という
構成の半導体基板体10でなる場合、その半導体基板体
5に、第3図を伴なって次に述べる方法によって、加工
を論ずことが行なわれている。
な、例えばSiでなる半導体基板1の表面側に、例えば
5i02でなる比較的厚い厚ざを有する絶縁層3が、素
子形成領域2を画成するように形成されているとともに
、素子形成領域2の表面上に絶縁層3に連接している比
較的薄い例えばSiC2でなる絶縁層4が形成され、そ
して、それら絶縁層3及び4上に連続延長して、例えば
多結晶Siでなる半導体層4が形成されている、という
構成の半導体基板体10でなる場合、その半導体基板体
5に、第3図を伴なって次に述べる方法によって、加工
を論ずことが行なわれている。
すなわら、半導体基板体10上に、高分子有機材、例え
ば紫外線、X線、電子線などに感応するレジス1〜でな
る第1のマスク材層6Aを、半導体基板体10が表面に
図示のように段差を有しているとしても、段差を有しな
い平らな表面となるに十分なI7い厚さに形成し、次で
、そのマスク材層6△上に、それとは異なる高分子有機
材例えばシリコン樹脂でなり且つ比較的薄い厚さを有す
る第2のマスク材層6Bと、マスク材層11と同様の高
分子有機材でなり且つ比較的薄い厚さを有するマスク材
層6Cとを、それらの順に積層して形成する(第3図へ
)。
ば紫外線、X線、電子線などに感応するレジス1〜でな
る第1のマスク材層6Aを、半導体基板体10が表面に
図示のように段差を有しているとしても、段差を有しな
い平らな表面となるに十分なI7い厚さに形成し、次で
、そのマスク材層6△上に、それとは異なる高分子有機
材例えばシリコン樹脂でなり且つ比較的薄い厚さを有す
る第2のマスク材層6Bと、マスク材層11と同様の高
分子有機材でなり且つ比較的薄い厚さを有するマスク材
層6Cとを、それらの順に積層して形成する(第3図へ
)。
次に、第3のマスクu16cから、リソグラフィ法によ
って、所要のパターンを有する第3のマスクa6c’を
形成する(第3図B)。
って、所要のパターンを有する第3のマスクa6c’を
形成する(第3図B)。
次に、第2図のマスク材IY)6Bに対する第3のマス
ク層6C’をマスクとするエツチング処理によって、第
2のマスク材IM6Bから、第3のマスク層6G’ と
同じパターンを有する第2のマスクP:46 B ’を
形成する(第3図C)。
ク層6C’をマスクとするエツチング処理によって、第
2のマスク材IM6Bから、第3のマスク層6G’ と
同じパターンを有する第2のマスクP:46 B ’を
形成する(第3図C)。
次に、第1のマスク材1ffi6Aに対する、第2のマ
スクlff16B’ をマスクとする、酸素イオンを用
いたエツチング処理によって、第1のマスク材ff16
Aから、第2のマスクff16B’ と同じパターンを
有する第1のマスクff16Aを形成する(第3図D)
。
スクlff16B’ をマスクとする、酸素イオンを用
いたエツチング処理によって、第1のマスク材ff16
Aから、第2のマスクff16B’ と同じパターンを
有する第1のマスクff16Aを形成する(第3図D)
。
この場合、第3のマスクJN6C’が第2のマスク層6
B’上から除去される。
B’上から除去される。
また、半導体基板体10が表面に図示のように段差を有
していれば、第1のマスク材PJ6Aに厚さむらを有す
る。このため、上述したドライエツチング処理によって
、第1のマスク材層6Δから第1のマスク層6A’を形
成するとき、第1のマスク材m6Aの厚さむらを見込ん
で、第1のマスク層6△′を、オーバードライエツチン
グ処理によって形成する。このようなオーバードライエ
ツチング処理を行なえば、半導体基板体1oの表面すな
わち多結晶Siでなる半導体層5の表面がドライエツチ
ング処理される。
していれば、第1のマスク材PJ6Aに厚さむらを有す
る。このため、上述したドライエツチング処理によって
、第1のマスク材層6Δから第1のマスク層6A’を形
成するとき、第1のマスク材m6Aの厚さむらを見込ん
で、第1のマスク層6△′を、オーバードライエツチン
グ処理によって形成する。このようなオーバードライエ
ツチング処理を行なえば、半導体基板体1oの表面すな
わち多結晶Siでなる半導体層5の表面がドライエツチ
ング処理される。
その結果、第2及び第3のマスクff16A’及び6[
3’の側面には、シリコン酸化物でなる付首居7が形成
されている。
3’の側面には、シリコン酸化物でなる付首居7が形成
されている。
次に、半導体基板体10の半導体v15に対する第1の
マスクff16A’をマスクとするエツチング処理によ
って、半導体層5から、パターン化半導体層5′を形成
する(第3図E)。
マスクff16A’をマスクとするエツチング処理によ
って、半導体層5から、パターン化半導体層5′を形成
する(第3図E)。
この場合、第2のマスクff16B’が第1のマスク層
6△′上から除去される。゛ 以上が、従来提案されているSi表面を有する被加工体
のエツチング加工法の例である。
6△′上から除去される。゛ 以上が、従来提案されているSi表面を有する被加工体
のエツチング加工法の例である。
このような複合半導体装置の場合、゛l!導体基板体1
0が、表面に、図示のように、大なる段差を有していて
も、第1のマスク材層6Aを厚く形成することによって
、その第1のマスク材層6Aを、表面に段差を有せしめ
ることなしに、従って平らな表面を有するものとして形
成することができる。従って、第2及び第3のマスク材
層6B及び6Cを、表面に段差を有せしめることなしに
、従って、平らな表面を有するものとして、且つ十分λ
9い厚さを有するものとして形成することができる。ま
た、第3のマスク材F16Gと半導体層5との間に第1
及び第2のマスク材層6A及び6Bが形成されているの
で、第3のマスク材層6Cから、リソグラフィ法によっ
て、第3のマスクm6c’を形成する工程において行う
、紫外線、X線、電子ビームなどの第3のマスク材層6
Cに対する露光時、第3のマスク材層6Cが、紫外線、
X線、電子ビーム<rどの半導体層5からの反射の影響
を受けることを回避することができる。このため、上述
したように、第3のマスク材層6Cを平らな平面を有し
且つ十分薄い厚さを有する乙のとして形成することがで
きることと相俟って、第3のマスクFJ6G’ を、第
3のマスク材11i76cから、Wl細、高精度に形成
することができる。
0が、表面に、図示のように、大なる段差を有していて
も、第1のマスク材層6Aを厚く形成することによって
、その第1のマスク材層6Aを、表面に段差を有せしめ
ることなしに、従って平らな表面を有するものとして形
成することができる。従って、第2及び第3のマスク材
層6B及び6Cを、表面に段差を有せしめることなしに
、従って、平らな表面を有するものとして、且つ十分λ
9い厚さを有するものとして形成することができる。ま
た、第3のマスク材F16Gと半導体層5との間に第1
及び第2のマスク材層6A及び6Bが形成されているの
で、第3のマスク材層6Cから、リソグラフィ法によっ
て、第3のマスクm6c’を形成する工程において行う
、紫外線、X線、電子ビームなどの第3のマスク材層6
Cに対する露光時、第3のマスク材層6Cが、紫外線、
X線、電子ビーム<rどの半導体層5からの反射の影響
を受けることを回避することができる。このため、上述
したように、第3のマスク材層6Cを平らな平面を有し
且つ十分薄い厚さを有する乙のとして形成することがで
きることと相俟って、第3のマスクFJ6G’ を、第
3のマスク材11i76cから、Wl細、高精度に形成
することができる。
また、上述したように、第2のマスク材層6Bを平らな
平面を右し■つ十分薄い厚さを有するものとして形成す
ることができることから、第2のマスク層6B’ を、
第2のマスク材層6Bから、第3のマスク16G’ の
パターンに忠実なパターンを以て、微細、高精度に形成
することができる。
平面を右し■つ十分薄い厚さを有するものとして形成す
ることができることから、第2のマスク層6B’ を、
第2のマスク材層6Bから、第3のマスク16G’ の
パターンに忠実なパターンを以て、微細、高精度に形成
することができる。
さらに、第1のマスク材層6Δから、第1のマスクff
16A’ を形成するときに、第3のマスり1m6c’
が、第2のマスクff16B’上から除去されても、第
2のマスク層6B’を、第3のマスクt&6c’のパタ
ーンに忠実なパターンを以て、微細、高粘度に形成する
ことができることから、第1のマスク層6A’を、第3
のマスク層6c’のパターンに忠実なパターンを以て、
微細、高精度に形成することができる。
16A’ を形成するときに、第3のマスり1m6c’
が、第2のマスクff16B’上から除去されても、第
2のマスク層6B’を、第3のマスクt&6c’のパタ
ーンに忠実なパターンを以て、微細、高粘度に形成する
ことができることから、第1のマスク層6A’を、第3
のマスク層6c’のパターンに忠実なパターンを以て、
微細、高精度に形成することができる。
発明が解決しJ:うとする問題な
しかしながら、第3図で上述した従来の81表面を有す
る被加工体のエツチング加工法の場合、半導体基板体1
0の半導体層5に対する第1の半導体m 6 A ’
をマスクとするエツチング処理が、少くとも第1のマス
ク層6A’の側面上に付着層7を延長させている状態で
行なわれるので、パターン化半導体FJ5′が付着層7
の厚さの約2倍分広い幅を有するものとして形成される
。
る被加工体のエツチング加工法の場合、半導体基板体1
0の半導体層5に対する第1の半導体m 6 A ’
をマスクとするエツチング処理が、少くとも第1のマス
ク層6A’の側面上に付着層7を延長させている状態で
行なわれるので、パターン化半導体FJ5′が付着層7
の厚さの約2倍分広い幅を有するものとして形成される
。
このため、パターン化半導体層5′を微細に形成するの
に一定の限匪を有していた。
に一定の限匪を有していた。
また、パターン化半専体層り′上の第1のマスク層6A
は、例えば酸素プラズマを用いることによって容易に除
去することができるが、その除去時、付着層7は除去さ
れない。また、このため、第1のマスクIFi6Aを除
去して後またははその前に、半導体基板体1を、弗素イ
オンを含む溶液中に浸漬すれば、付着層7を除去するこ
とができるとしても、その場合、弗素イオンを含む溶液
によって、絶縁層3及び4の表面が不必要に溶去された
りする、不都合を有していた。
は、例えば酸素プラズマを用いることによって容易に除
去することができるが、その除去時、付着層7は除去さ
れない。また、このため、第1のマスクIFi6Aを除
去して後またははその前に、半導体基板体1を、弗素イ
オンを含む溶液中に浸漬すれば、付着層7を除去するこ
とができるとしても、その場合、弗素イオンを含む溶液
によって、絶縁層3及び4の表面が不必要に溶去された
りする、不都合を有していた。
問題点を解決するための手段
よって、本発明は、上述した欠点のない、新規なSi表
面を有する被加工体のエツチング加工法を提案せんとす
るものである。
面を有する被加工体のエツチング加工法を提案せんとす
るものである。
本発明によるSi表面を有する被加工体のエツチング加
工法は、上述した従来のSi表面を有する被加工体のエ
ツチング加工法の場合と同様に、Si表面を有する被加
工体上に、酸素イオンを用いたドライエツチング処理に
よって高分子有機材マスク層を形成し、上記被加工体に
、上記高分子有機材マスク層をマスク層として用いたエ
ツチング処理によって加工を施す。
工法は、上述した従来のSi表面を有する被加工体のエ
ツチング加工法の場合と同様に、Si表面を有する被加
工体上に、酸素イオンを用いたドライエツチング処理に
よって高分子有機材マスク層を形成し、上記被加工体に
、上記高分子有機材マスク層をマスク層として用いたエ
ツチング処理によって加工を施す。
しかしながら、本発明によるSi表面を有する被加工体
のエツチング加工法は、上記被加工。
のエツチング加工法は、上記被加工。
体上に高分子有機材マスク層を形成して後、上記被加工
体に加工を施す航において、上記被加工体を、上記高分
子有機材マスク層とともに、弗素イオンを含む溶液中に
浸漬する。
体に加工を施す航において、上記被加工体を、上記高分
子有機材マスク層とともに、弗素イオンを含む溶液中に
浸漬する。
作用・効果
上述した本発明によるSi表面を有する被加工体のエツ
チング加工法によれば、被加工体上に高分子有機材マス
ク層を形成したとき、その側面に、シリコン酸化物でな
る付着層が形成されるが、高分子有機材マスク層を形成
して後、被加工体に加工を施す前において、被加工体を
、高分子有機材マスク層とともに、弗素イオンを含む溶
液中に浸漬する工程を有するので、その工程において、
高分子有機祠マスク層の側面上から、付着層が除去され
る。
チング加工法によれば、被加工体上に高分子有機材マス
ク層を形成したとき、その側面に、シリコン酸化物でな
る付着層が形成されるが、高分子有機材マスク層を形成
して後、被加工体に加工を施す前において、被加工体を
、高分子有機材マスク層とともに、弗素イオンを含む溶
液中に浸漬する工程を有するので、その工程において、
高分子有機祠マスク層の側面上から、付着層が除去され
る。
このため、被加工体が、付着層の厚さの約2倍分広い幅
を有するものとして形成されることなく、従って、被加
工体を、高分子有医材マスク層のパターンに正確に対応
しているパターンに加工づることができ、しかもそのパ
ターンを微細化することができる。
を有するものとして形成されることなく、従って、被加
工体を、高分子有医材マスク層のパターンに正確に対応
しているパターンに加工づることができ、しかもそのパ
ターンを微細化することができる。
また、弗素イオンを含む溶液中に22 Rする工程にお
いて、弗素イオンを含む溶液によって、被加工体の表面
が溶去されるとしてし、その溶去される領域がもどもと
、爾後のエツチング処理によってエツチングされる領域
であり、また、被加工体の表面がSi表面であるので、
被加工体の表面が無視し1!7る程度しか溶去されない
ので問題はない。
いて、弗素イオンを含む溶液によって、被加工体の表面
が溶去されるとしてし、その溶去される領域がもどもと
、爾後のエツチング処理によってエツチングされる領域
であり、また、被加工体の表面がSi表面であるので、
被加工体の表面が無視し1!7る程度しか溶去されない
ので問題はない。
実!fM例
次に、第1図を伴なって、本発明による複合半導体装置
の実施例を、被加工体が、第2で上述した半導体基板体
10でなる場合の実施例で述べよう。
の実施例を、被加工体が、第2で上述した半導体基板体
10でなる場合の実施例で述べよう。
第1図において、第3図との対応部分には同−符号を1
1シ、詳細説明を省略する。
1シ、詳細説明を省略する。
第1図に示す本発明による複合半導体装置の実康例は、
第3図で上述した従来の複合半導体装置の場合と同様に
、半導体基板体10上に、第1のまざぞ6Cとをそれら
の順に積層して形成する(第3図A)。
第3図で上述した従来の複合半導体装置の場合と同様に
、半導体基板体10上に、第1のまざぞ6Cとをそれら
の順に積層して形成する(第3図A)。
次に、第3図で上述した従来の複合半導体装置の場合と
同様に、第3のマスク材層6Cから、リングラフィ法に
よって、第3のマスクff16c′を形成しく′;iS
3図B)、次に、第2のマスク材層6Bから、第3のマ
スク層6G’ をマスク層とし2て用いたエツチング処
理によって、第2のマスクFi 6 B ’を形成しく
第3図C)、次に、第3のマスク材層6△から、第2の
マスク層6B′をマスク層として用いたドライエツチン
グ処理によって、第1のマスク層6 A ’ を形成す
る。
同様に、第3のマスク材層6Cから、リングラフィ法に
よって、第3のマスクff16c′を形成しく′;iS
3図B)、次に、第2のマスク材層6Bから、第3のマ
スク層6G’ をマスク層とし2て用いたエツチング処
理によって、第2のマスクFi 6 B ’を形成しく
第3図C)、次に、第3のマスク材層6△から、第2の
マスク層6B′をマスク層として用いたドライエツチン
グ処理によって、第1のマスク層6 A ’ を形成す
る。
この場合、第3図で上述した従来の複合半導体装置の場
合と同様に、第3のマスク層6G’が第2のマスクFV
46B’上から除去され、また、第2及び第3のマスク
層6A’及び6B’の側面に、シリコン窒化物でなる付
着層7が形成されている。
合と同様に、第3のマスク層6G’が第2のマスクFV
46B’上から除去され、また、第2及び第3のマスク
層6A’及び6B’の側面に、シリコン窒化物でなる付
着層7が形成されている。
次に、半導体基板体10を、マスク層6A’及び6B’
とともに、弗素イオンを含む溶液、例えば、希弗酸液
、弗酸と弗化アンモニアとの混合液、それらに他の用役
を加えた液、望ましくは3〜5%の希弗酸液中に浸漬す
る。
とともに、弗素イオンを含む溶液、例えば、希弗酸液
、弗酸と弗化アンモニアとの混合液、それらに他の用役
を加えた液、望ましくは3〜5%の希弗酸液中に浸漬す
る。
しかるときは、マスク層6A’及び6B’ のと側面に
付着形成されている付着層7が、それら側面上から溶去
除去されるとともに、マスクff16B’がマスク層6
A’上から溶去除去される(第1図E)。
付着形成されている付着層7が、それら側面上から溶去
除去されるとともに、マスクff16B’がマスク層6
A’上から溶去除去される(第1図E)。
ちぎに、第3図で上述した従来の複合半導体装置の場合
と同様に、半導体層5から、エツチング処理によって、
パターン化半導体層5′を形成する(第1図F)。
と同様に、半導体層5から、エツチング処理によって、
パターン化半導体層5′を形成する(第1図F)。
以上が、本発明による複合半導体装置の実施例である。
このような、本発明による複合半導体装間の実施例によ
れば、作用・効果の頂に記載しているところからも明ら
かであるので、詳m説明は省略するが、パターン化半導
体層5′を、高精度に、微細に、容易に形成することが
できるとともに、パターン化半導体FJ5’を、その上
に第1のマスクIl?i6A’ を右しないものとして
旦つ絶縁層3及び4の表面を殆んど溶去することなしに
、容易に形成することができる。
れば、作用・効果の頂に記載しているところからも明ら
かであるので、詳m説明は省略するが、パターン化半導
体層5′を、高精度に、微細に、容易に形成することが
できるとともに、パターン化半導体FJ5’を、その上
に第1のマスクIl?i6A’ を右しないものとして
旦つ絶縁層3及び4の表面を殆んど溶去することなしに
、容易に形成することができる。
なお、上述においては、半導体層5からパターン化半導
体層5′をエツチング処理によって形成するのに用いる
第1のまそ6A’を、第3のマスクF6C’ をマスク
層として用いたエツチング処理によって形成された第2
のマスク層6B’ をマスク層として用いたドライエツ
チング処理にJ:って形成した場合につき述べたが、第
2のマスクl1ff16B’ を形成するのを省略し、
第1のマスク層6A’を、直接的に、第3のマスクf1
6A’ をマスク層として用いたドライエツチング処理
によって形成することもでき、さらには、第2及び第3
のマスク層を形成するのを省略し、第1のマスク層6A
’を、第1のマスク材層6Δから、直接的に、ドライエ
ツチング処理によって、形成することもできる。
体層5′をエツチング処理によって形成するのに用いる
第1のまそ6A’を、第3のマスクF6C’ をマスク
層として用いたエツチング処理によって形成された第2
のマスク層6B’ をマスク層として用いたドライエツ
チング処理にJ:って形成した場合につき述べたが、第
2のマスクl1ff16B’ を形成するのを省略し、
第1のマスク層6A’を、直接的に、第3のマスクf1
6A’ をマスク層として用いたドライエツチング処理
によって形成することもでき、さらには、第2及び第3
のマスク層を形成するのを省略し、第1のマスク層6A
’を、第1のマスク材層6Δから、直接的に、ドライエ
ツチング処理によって、形成することもできる。
また、上述においては、被加工体が、半導体基板体10
の多結品Siでなる半導体層5である場合について述べ
たが、用は、81表面を有する種々の被加工体を加工す
る場合に、本発明を適用し得ることはあきらかであろう
。
の多結品Siでなる半導体層5である場合について述べ
たが、用は、81表面を有する種々の被加工体を加工す
る場合に、本発明を適用し得ることはあきらかであろう
。
第12図A〜Fは、本発明による複合半導体装間の実施
例を示す順次の工程における路線的断面図である。 第2図は、被加工体の一例を示寸路線的断面−図である
。 第3図A−Fは、従来の複合半導体装置を示す順次の工
程における路線的断面図である。 1・・・・・・・・・・・・・・・・・・半導体基板2
・・・・・・・・・・・・・・・・・・素子形成領域3
.14・・・・・・・・・絶縁層 5・・・・・・・・・・・・・・・・・・単結晶Siで
なる半導体層6A、6B、6C ・・・・・・・・・マスク材層 6Δ’ 、6B’ 、6C’ ・・・・・・・・・マスク層 7・・・・・・・・・・・・・・・・・・付着層10・
・・・・・・・・・・・・・・半導体基板体出願人
日本電信電話株式会社 代理人 弁理士 1)中 正 治、、、、、:、、、
%、、、、、、。 笛1 図 第1図 第1図 第1 図 第2図 @8図 第3図 手続ネm正書(方式)8゜ 1.事件の表示 特願昭61−202334号2、発
明の名称 Si表面を有する被加工体のエツチング加工法3、補正
をする者 事件との関係 特許出願人 住 所 東京都千代田区内幸町1丁目1番6号名 称
(422)日本電信電話株式会社代表者 真 藤
恒 4、代理人 住 所 〒102東京都千代田区麹町5丁目7番地 秀
和紀尾井町TBR820号 電話03−230−4644 氏 名 (6445) 弁理士 1) 中
正 治5、補正命令の日付 昭和61年10月28日
(発送日)6、補正により増加する発明の数 なし7
、補正の対象 明細書の図面の簡単な説明の補正の内
容 )明細書中、第14頁9〜15行に「第12図A−Fは
、・・・・・・・・・断面図である。」とあるのを下記
のとおり訂正する。 「第1図A−Gは、本発明による複合半導体装置の実施
例を示す順次の工程における路線的断面図である。 第2図は、被加工体の一例を示す路線的断面図である。 第3図A−Eは、従来の複合半導体装置を示す順次の工
程における路線的断面図である。 」 以 上
例を示す順次の工程における路線的断面図である。 第2図は、被加工体の一例を示寸路線的断面−図である
。 第3図A−Fは、従来の複合半導体装置を示す順次の工
程における路線的断面図である。 1・・・・・・・・・・・・・・・・・・半導体基板2
・・・・・・・・・・・・・・・・・・素子形成領域3
.14・・・・・・・・・絶縁層 5・・・・・・・・・・・・・・・・・・単結晶Siで
なる半導体層6A、6B、6C ・・・・・・・・・マスク材層 6Δ’ 、6B’ 、6C’ ・・・・・・・・・マスク層 7・・・・・・・・・・・・・・・・・・付着層10・
・・・・・・・・・・・・・・半導体基板体出願人
日本電信電話株式会社 代理人 弁理士 1)中 正 治、、、、、:、、、
%、、、、、、。 笛1 図 第1図 第1図 第1 図 第2図 @8図 第3図 手続ネm正書(方式)8゜ 1.事件の表示 特願昭61−202334号2、発
明の名称 Si表面を有する被加工体のエツチング加工法3、補正
をする者 事件との関係 特許出願人 住 所 東京都千代田区内幸町1丁目1番6号名 称
(422)日本電信電話株式会社代表者 真 藤
恒 4、代理人 住 所 〒102東京都千代田区麹町5丁目7番地 秀
和紀尾井町TBR820号 電話03−230−4644 氏 名 (6445) 弁理士 1) 中
正 治5、補正命令の日付 昭和61年10月28日
(発送日)6、補正により増加する発明の数 なし7
、補正の対象 明細書の図面の簡単な説明の補正の内
容 )明細書中、第14頁9〜15行に「第12図A−Fは
、・・・・・・・・・断面図である。」とあるのを下記
のとおり訂正する。 「第1図A−Gは、本発明による複合半導体装置の実施
例を示す順次の工程における路線的断面図である。 第2図は、被加工体の一例を示す路線的断面図である。 第3図A−Eは、従来の複合半導体装置を示す順次の工
程における路線的断面図である。 」 以 上
Claims (1)
- 【特許請求の範囲】 Si表面を有する被加工体上に、酸素イオンを用いたド
ライエッチング処理によって高分子有機材マスク層を形
成し、上記被加工体に、上記高分子有機材マスク層をマ
スク層として用いたエッチング処理によつて加工を施す
、Si表面を有する被加工体のエッチング加工法におい
て、 上記被加工体上に上記高分子有機材マスク層を形成して
後、上記被加工体に加工を施す前において、上記被加工
体を、上記高分子有機材マスク層とともに、弗素イオン
を含む溶液中に浸漬することを特徴とするSi表面を有
する被加工体のエッチング加工法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20233486A JPS6357785A (ja) | 1986-08-28 | 1986-08-28 | Si表面を有する被加工体のエツチング加工法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20233486A JPS6357785A (ja) | 1986-08-28 | 1986-08-28 | Si表面を有する被加工体のエツチング加工法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6357785A true JPS6357785A (ja) | 1988-03-12 |
Family
ID=16455828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20233486A Pending JPS6357785A (ja) | 1986-08-28 | 1986-08-28 | Si表面を有する被加工体のエツチング加工法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6357785A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57169245A (en) * | 1981-03-23 | 1982-10-18 | Western Electric Co | Method of producing semiconductor device |
-
1986
- 1986-08-28 JP JP20233486A patent/JPS6357785A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57169245A (en) * | 1981-03-23 | 1982-10-18 | Western Electric Co | Method of producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519389B2 (ja) | 基板中に多段構造を作製する方法 | |
| US4704188A (en) | Wet chemical etching of crxsiynz | |
| JPS6357785A (ja) | Si表面を有する被加工体のエツチング加工法 | |
| JPH0458167B2 (ja) | ||
| JPS5633827A (en) | Photo etching method including surface treatment of substrate | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPH02270347A (ja) | 半導体装置の製造方法 | |
| JPH10186672A (ja) | 半導体装置の製造方法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JPS594857B2 (ja) | 半導体装置の電極、配線層形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS62297852A (ja) | パタ−ン形成方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPS5856422A (ja) | パタ−ン形成法 | |
| JPS6055631A (ja) | 半導体装置の製造方法 | |
| JPS63257249A (ja) | 半導体装置の製造方法 | |
| JPS5852341B2 (ja) | 半導体装置の製造方法 | |
| TW483063B (en) | Formation method of rough surface | |
| JPH0738388B2 (ja) | パタ−ン形成法 | |
| JPS60175425A (ja) | 選択エツチング方法 | |
| JPS6198555A (ja) | マルチノズルの製法 | |
| JPH0353523A (ja) | 半導体装置の製造方法 | |
| JPS585743A (ja) | X線露光用マスクの製造方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPH02148725A (ja) | 半導体集積回路の製造方法 |