JPS6358560A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS6358560A JPS6358560A JP20154586A JP20154586A JPS6358560A JP S6358560 A JPS6358560 A JP S6358560A JP 20154586 A JP20154586 A JP 20154586A JP 20154586 A JP20154586 A JP 20154586A JP S6358560 A JPS6358560 A JP S6358560A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- data
- program
- memory
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野〉
この発明は、構内交換Ｉ（ＰＢＸ＞やボタン電話装置に
適用可能なデータ処理システムに関するものである。
適用可能なデータ処理システムに関するものである。
（従来の技術）
第３図に従来のデータ処理システムを示す。
同図において、１はシステム全体を統括制御するＣＰＵ
、２はメモリ回路、３はフロッピーディスクコントロー
ラ（ＦＣＣ） 、５はシリアルインタフェース回路（Ｓ
ＩＯ）を示す。これらは、バス６によって相互に接続さ
れている。メモリ回路２は、ＰＲＯ）ｌ、 ＤＲＡｔ（
から構成され、ＰＲＯ）ｉにはシステム立上げ時に使用
されるイニシャルプログラムローダが格納され、ＤＲＡ
）ｌにはシステム（例えば、ＰＢＸ）の処理手順プログ
ラムがロードされて用いられる。
、２はメモリ回路、３はフロッピーディスクコントロー
ラ（ＦＣＣ） 、５はシリアルインタフェース回路（Ｓ
ＩＯ）を示す。これらは、バス６によって相互に接続さ
れている。メモリ回路２は、ＰＲＯ）ｌ、 ＤＲＡｔ（
から構成され、ＰＲＯ）ｉにはシステム立上げ時に使用
されるイニシャルプログラムローダが格納され、ＤＲＡ
）ｌにはシステム（例えば、ＰＢＸ）の処理手順プログ
ラムがロードされて用いられる。
フロッピーディスクコントローラ３には、フロッピーデ
ィスク４が接続され、フロッピーディスク４には、上記
処理手順プログラムが格納されている。フロッピーディ
スクコントローラ３は、フロッピーディスク４を制御し
て、データの読出し及び書込みを行う。シリアルインタ
フェース回路５には、システムの各部（ＰＢＸのトラン
ク回路、スイッチ回路に）が接続され、データの送受制
御がこのシリアルインタフェース回路５を介して行われ
る。
ィスク４が接続され、フロッピーディスク４には、上記
処理手順プログラムが格納されている。フロッピーディ
スクコントローラ３は、フロッピーディスク４を制御し
て、データの読出し及び書込みを行う。シリアルインタ
フェース回路５には、システムの各部（ＰＢＸのトラン
ク回路、スイッチ回路に）が接続され、データの送受制
御がこのシリアルインタフェース回路５を介して行われ
る。
以上のように構成されたシステムにおいては、電源投入
等によるシステムの立上げ時には、メモリ回路２のＰＲ
ＯＨに格納されたイニシャルプログラムローダが起動さ
れる。イニシャルプログラムローダに制御され、フロッ
ピーコントローラ３はフロッピーディスク４内の処理手
順プログラムのデータを読出す。続出されたデータは、
メモリ回路２のＤＲＡＭに転送される。この後、ＣＰＬ
ｌｌはＤＲＡＭ内の処理手順プログラムに基づいて各部
を制御する。
等によるシステムの立上げ時には、メモリ回路２のＰＲ
ＯＨに格納されたイニシャルプログラムローダが起動さ
れる。イニシャルプログラムローダに制御され、フロッ
ピーコントローラ３はフロッピーディスク４内の処理手
順プログラムのデータを読出す。続出されたデータは、
メモリ回路２のＤＲＡＭに転送される。この後、ＣＰＬ
ｌｌはＤＲＡＭ内の処理手順プログラムに基づいて各部
を制御する。
しかしながら、上記のようなシステムによると、システ
ムの立上げ前にプログラムが格納されている外部記憶装
置は、フロッピーディスク等の機械的構成部分を含むも
のであり、大型、複雑であり、しかも、比較的高価なも
のであった。また機械的構成部分は、保守、整備が必要
で煩雑なものであった。また、データを機械的に読出す
ために時間を多く必要とするという欠点があった。
ムの立上げ前にプログラムが格納されている外部記憶装
置は、フロッピーディスク等の機械的構成部分を含むも
のであり、大型、複雑であり、しかも、比較的高価なも
のであった。また機械的構成部分は、保守、整備が必要
で煩雑なものであった。また、データを機械的に読出す
ために時間を多く必要とするという欠点があった。
（発明が解決しようとする問題点）
上記のように、従来のデータ処理システムによると、シ
ステムが立上げられる以前にプログラムが格納されてい
る外部記憶装置に機械的構成部分があり、大型、複雑、
高価であり、保守、整備が必要でデータ読出しのための
時間が多くなるという問題がめった。本発明はこのよう
な従来のデータ処理システムの欠点に鑑みなされたもの
で、その目的は、小型、簡素、廉価であり、保守、整備
が不要で、データの読出し時間が比較的短い外部記憶装
置を有するデータ処理システムを提供することである。
ステムが立上げられる以前にプログラムが格納されてい
る外部記憶装置に機械的構成部分があり、大型、複雑、
高価であり、保守、整備が必要でデータ読出しのための
時間が多くなるという問題がめった。本発明はこのよう
な従来のデータ処理システムの欠点に鑑みなされたもの
で、その目的は、小型、簡素、廉価であり、保守、整備
が不要で、データの読出し時間が比較的短い外部記憶装
置を有するデータ処理システムを提供することである。
［発明の構成］
（問題点を解決するための手段）
本発明では、書換え可能な主メモリと、この主メモリ内
勤作の動作プログラムに基づきデータ処理を行うＣＰＵ
と、上記データ処理に必要なスクラッチ領域を含む動作
プログラムが格納された固定記憶メモリとを具備し、上
記データ処理の開始前に上記固定記憶メモリ内の動作プ
ログラムのデータを上記メモリに転送して、上記データ
処理時に用いるようにデータ処理システムを構成したも
のである。
勤作の動作プログラムに基づきデータ処理を行うＣＰＵ
と、上記データ処理に必要なスクラッチ領域を含む動作
プログラムが格納された固定記憶メモリとを具備し、上
記データ処理の開始前に上記固定記憶メモリ内の動作プ
ログラムのデータを上記メモリに転送して、上記データ
処理時に用いるようにデータ処理システムを構成したも
のである。
（作用）
上記構成によると、固定記憶メモリなので、機械的構成
を含む外部記憶装置に比べて小型、簡素、低置、保守整
備不要、データ続出時間の短縮化をはかることができ、
しかも、固定記憶メモリに格納されている動作プログラ
ムにはスクラッチ領域があり、そのまま、主メモリにロ
ードして使用することが可能となる。
を含む外部記憶装置に比べて小型、簡素、低置、保守整
備不要、データ続出時間の短縮化をはかることができ、
しかも、固定記憶メモリに格納されている動作プログラ
ムにはスクラッチ領域があり、そのまま、主メモリにロ
ードして使用することが可能となる。
（実施例）
以下、図面を参照して本発明の一実施例を説明する。第
１図において、第３図と同一の構成要素には同一番号を
付して、その説明を省略する。
１図において、第３図と同一の構成要素には同一番号を
付して、その説明を省略する。
１１は、主メモリを示し、ＰＲＯＨｌｏと、ＤＲＡ）１
７とからなる。ＰＲＯＨｌｏには、イニシャルプログラ
ムローダが格納されている。ＤＲＡＭ７には、ＣＰＵ１
が使用する処理手順プログラムが格納される。８はＨＲ
Ｏ）ｆを示す。この）ＩＲＯＨＢには、システムの処理
手順プログラムが格納されている。処理手順プログラム
は、スクラッチ領域を含んだものとなっており、ＤＲＡ
Ｍ７にロードされると、そのままで実行され１ｑる形式
となっている。９はダイレクトメモリアクセスコントロ
ーラ（ＤＨＡＣ）を示す。ＤＨＡＣ９はＰＲＯＨ１０内
のイニシャルプログラムローダの制御のもとに、ＨＲＯ
Ｍ８のプログラムをＤＲＡ）１７ヘデータ転送する。
７とからなる。ＰＲＯＨｌｏには、イニシャルプログラ
ムローダが格納されている。ＤＲＡＭ７には、ＣＰＵ１
が使用する処理手順プログラムが格納される。８はＨＲ
Ｏ）ｆを示す。この）ＩＲＯＨＢには、システムの処理
手順プログラムが格納されている。処理手順プログラム
は、スクラッチ領域を含んだものとなっており、ＤＲＡ
Ｍ７にロードされると、そのままで実行され１ｑる形式
となっている。９はダイレクトメモリアクセスコントロ
ーラ（ＤＨＡＣ）を示す。ＤＨＡＣ９はＰＲＯＨ１０内
のイニシャルプログラムローダの制御のもとに、ＨＲＯ
Ｍ８のプログラムをＤＲＡ）１７ヘデータ転送する。
以上のように構成されたシステムのシステム立上げ時の
動作を、第２図のフローチャートに基づいて説明する。
動作を、第２図のフローチャートに基づいて説明する。
先ず、電源が投入されて、ＣＰｔＪｌが、リセット状態
から解除される（１２）。ＰＲＯ）１１０の所定番地よ
り、プログラム処理が開始され（１３） 、イニシャル
プログラムローダはＤ）ＩＡｃ ９を初期設定してデー
タ転送が可能な状態に置きＤ）ＩＡｃ９を起動する（１
４）。すると、ＤＨＡＣ９は設定された）ｌＲＯＨ８の
アドレスからデータの転送を開始し、転送したデータを
設定されたＤＲＡＭ ７のアドレスへ格納しく１５）、
以下設定されたレングス分のデータ転送が行われる（１
６）。転送が終了すると、処理プログラムを実行して回
線接続動作を開始する（１１）。
から解除される（１２）。ＰＲＯ）１１０の所定番地よ
り、プログラム処理が開始され（１３） 、イニシャル
プログラムローダはＤ）ＩＡｃ ９を初期設定してデー
タ転送が可能な状態に置きＤ）ＩＡｃ９を起動する（１
４）。すると、ＤＨＡＣ９は設定された）ｌＲＯＨ８の
アドレスからデータの転送を開始し、転送したデータを
設定されたＤＲＡＭ ７のアドレスへ格納しく１５）、
以下設定されたレングス分のデータ転送が行われる（１
６）。転送が終了すると、処理プログラムを実行して回
線接続動作を開始する（１１）。
このようにして本実施例では、ＰＢＸやボタン電話装置
のように、必要なデータを取込みストアする・等のため
に必要となるスクラッチ領域を含んだプログラムが）（
ＲＯＦｉ８に格納されているため、このプログラムを主
メモ１月１にロードするだけで、プログラムの実行が可
能となる。しかも、通常、ＲＯＭにはスクラッチ領域を
持つプログラムを格納しないので、ＲＯＭ内のプログラ
ムはロードされたときのスクラッチ領域を考慮して複雑
なものとなるが、本発明ではスクラッチ領域を含めてプ
ログラムでき、簡素なプログラムとなる。
のように、必要なデータを取込みストアする・等のため
に必要となるスクラッチ領域を含んだプログラムが）（
ＲＯＦｉ８に格納されているため、このプログラムを主
メモ１月１にロードするだけで、プログラムの実行が可
能となる。しかも、通常、ＲＯＭにはスクラッチ領域を
持つプログラムを格納しないので、ＲＯＭ内のプログラ
ムはロードされたときのスクラッチ領域を考慮して複雑
なものとなるが、本発明ではスクラッチ領域を含めてプ
ログラムでき、簡素なプログラムとなる。
［発明の効果］
以上説明したように、本発明によれば、小型、簡素、廉
価であり、保守、整備が不要で、データの読出し時間を
比較的短かくすることが可能となる。
価であり、保守、整備が不要で、データの読出し時間を
比較的短かくすることが可能となる。
第１図は本発明の一実施例のブロック図、第２図は第１
図の一実施例の動作を説明するためのフローチャート、
第３図は従来のデータ処理システムのブロック図である
。 １・・・ＣＰＵ ５・・・シリアルインタフェース回路 ６・・・バス ７・・・ＤＲＡＭ ８・・・ＭＲＯＭ ９・・・ＤＭＡＣ １０・ＦＲＯＭ １１・・・主メモリ 代理人 弁理士 則 近 憲 缶 周 山王 − 第１図 第 ３ 図 ４７０゛・１″−７１スフ第
２図
図の一実施例の動作を説明するためのフローチャート、
第３図は従来のデータ処理システムのブロック図である
。 １・・・ＣＰＵ ５・・・シリアルインタフェース回路 ６・・・バス ７・・・ＤＲＡＭ ８・・・ＭＲＯＭ ９・・・ＤＭＡＣ １０・ＦＲＯＭ １１・・・主メモリ 代理人 弁理士 則 近 憲 缶 周 山王 − 第１図 第 ３ 図 ４７０゛・１″−７１スフ第
２図
Claims (1)
- 書換え可能な主メモリと、この主メモリ内の動作プログ
ラムに基づきデータ処理を行うＣＰＵと、前記データ処
理に必要なスクラッチ領域を含む動作プログラムが格納
された固定記憶メモリとを具備し、前記データ処理の開
始前に前記固定記憶メモリ内の動作プログラムのデータ
を前記メモリに転送して、前記データ処理時に用いるこ
とを特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20154586A JPS6358560A (ja) | 1986-08-29 | 1986-08-29 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20154586A JPS6358560A (ja) | 1986-08-29 | 1986-08-29 | デ−タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358560A true JPS6358560A (ja) | 1988-03-14 |
Family
ID=16442825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20154586A Pending JPS6358560A (ja) | 1986-08-29 | 1986-08-29 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6358560A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261759A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
| JPH01261758A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
| JPH01261760A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
| KR100634436B1 (ko) | 2004-09-23 | 2006-10-16 | 삼성전자주식회사 | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 |
-
1986
- 1986-08-29 JP JP20154586A patent/JPS6358560A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261759A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
| JPH01261758A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
| JPH01261760A (ja) * | 1988-04-13 | 1989-10-18 | Canon Inc | コンピュータ装置 |
| KR100634436B1 (ko) | 2004-09-23 | 2006-10-16 | 삼성전자주식회사 | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 |
| US7533253B2 (en) | 2004-09-23 | 2009-05-12 | Samsung Electronics Co., Ltd. | System and method for fetching a boot code |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61180352A (ja) | プログラムダウンロ−ド方式 | |
| JPS58112118A (ja) | プログラムロ−デイング処理方式 | |
| JP2561340B2 (ja) | 情報処理装置 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPS625759A (ja) | 呼情報救済方式 | |
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPS5925320B2 (ja) | 共有記憶装置の制御装置 | |
| JPH01199257A (ja) | データ転送制御装置 | |
| JPH0142193Y2 (ja) | ||
| JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
| JPS6148746B2 (ja) | ||
| JP2862151B2 (ja) | プログラマブルコントローラ | |
| JPS596407B2 (ja) | 初期プログラムロ−ディング方式 | |
| JP2002215413A (ja) | ファームウェア転送方法およびモジュール間データ伝送システム | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH0630077B2 (ja) | デイスクキヤツシユ制御方式 | |
| JPS61193255A (ja) | 高速中央処理装置の動作方法 | |
| JPH0227456A (ja) | プログラム漏洩防止コンピュータ装置 | |
| JPS63101949A (ja) | プログラムロ−デイング方式 | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH0383271A (ja) | 固定ディスク装置の自動リトラクト処理装置 | |
| JPS63129439A (ja) | 外部記憶装置 | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPH0347541B2 (ja) |