JPS6374280A - 時間軸誤差補正装置 - Google Patents
時間軸誤差補正装置Info
- Publication number
- JPS6374280A JPS6374280A JP61218618A JP21861886A JPS6374280A JP S6374280 A JPS6374280 A JP S6374280A JP 61218618 A JP61218618 A JP 61218618A JP 21861886 A JP21861886 A JP 21861886A JP S6374280 A JPS6374280 A JP S6374280A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- time axis
- signal
- axis error
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000000926 separation method Methods 0.000 claims abstract description 18
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 238000012937 correction Methods 0.000 claims abstract description 9
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 230000000979 retarding effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオテープレコーダ、ビデオディスクプレー
ヤ等において映像信号の時間軸誤差を補正する時間軸誤
差補正装置に関する。
ヤ等において映像信号の時間軸誤差を補正する時間軸誤
差補正装置に関する。
本発明においては映像信号の遅延量が、時間軸誤差をデ
ィジタル的に補正する前の段謂において制御される。
ィジタル的に補正する前の段謂において制御される。
第３図は従来の時間軸誤差補正装置のブロック図である
。同図において１はＡ／Ｄ変換回路であり、入力される
再生映像信号をアナログ信号からディジタル信号に変換
する。Ａ／Ｄ変換回路１の出力は一旦メモリ３に記憶さ
れた後読み出され、Ｄ／Ａ変換回路２によりアナログ信
号に戻されて、出力される。４．５はアドレス発生回路
であり、メモリ３の書き込み時と読み出し時のアドレス
を各々発生している。６は基準信号発生回路であり。
。同図において１はＡ／Ｄ変換回路であり、入力される
再生映像信号をアナログ信号からディジタル信号に変換
する。Ａ／Ｄ変換回路１の出力は一旦メモリ３に記憶さ
れた後読み出され、Ｄ／Ａ変換回路２によりアナログ信
号に戻されて、出力される。４．５はアドレス発生回路
であり、メモリ３の書き込み時と読み出し時のアドレス
を各々発生している。６は基準信号発生回路であり。
読み出し時において水晶発振器等の出力よりり−ドクロ
ック（ＲＣＫ）とり−ドＨスタートパルス（ＲＨ５）を
生成出力する。７．８は分離回路であり、映像信号に含
まれる水平同期信号（Ｉ（）とカラーバースト信号とを
各４分離する。分は回路７の出力は比較回路９に入力さ
れ、電圧制御発振器（ＶＣＯ）１０（７）出力を所定値
（例えば１／９１０）に分周する分周回路１１の出力と
比較される。比較回路９の出力はローパスフィルタ１２
を介して電圧制御発振器１０に入力され、その発振周波
数を制御するようになっている。すなわち比較回路９、
ローパスフィルタ１２、電圧制御発振器１０、分周回路
１１はＰＬＬ回路１３を構成している。
ック（ＲＣＫ）とり−ドＨスタートパルス（ＲＨ５）を
生成出力する。７．８は分離回路であり、映像信号に含
まれる水平同期信号（Ｉ（）とカラーバースト信号とを
各４分離する。分は回路７の出力は比較回路９に入力さ
れ、電圧制御発振器（ＶＣＯ）１０（７）出力を所定値
（例えば１／９１０）に分周する分周回路１１の出力と
比較される。比較回路９の出力はローパスフィルタ１２
を介して電圧制御発振器１０に入力され、その発振周波
数を制御するようになっている。すなわち比較回路９、
ローパスフィルタ１２、電圧制御発振器１０、分周回路
１１はＰＬＬ回路１３を構成している。
電圧制御発振器１ｏの出力は移相器１６を介してＡ／Ｄ
変換回路１とアドレス発生回路４にライトクロック（Ｗ
ＣＫ）として入力され、分周回路１１の出力は移相器１
７を介してライトドスタートパルス（ＶＨ８）としてア
ドレス発生回路４に入力されている。電圧制御発振器１
０の出力は分周回路１４に入力され、所定値（例えば１
／４）に分周される。比較回路１５は分周回路１４の出
力と分離回路８の出力とを比較し、その誤差信号により
移相器１６．１７の移相量を制御するようになっている
。
変換回路１とアドレス発生回路４にライトクロック（Ｗ
ＣＫ）として入力され、分周回路１１の出力は移相器１
７を介してライトドスタートパルス（ＶＨ８）としてア
ドレス発生回路４に入力されている。電圧制御発振器１
０の出力は分周回路１４に入力され、所定値（例えば１
／４）に分周される。比較回路１５は分周回路１４の出
力と分離回路８の出力とを比較し、その誤差信号により
移相器１６．１７の移相量を制御するようになっている
。
しかして分離回路７により分離された水平同期信号がＰ
ＬＬ回路１３に入力されているので、ＰＬＬ回路１３は
再生水平同期信号の位相にロックしている。電圧制御発
振器１０が出力する所定周波数（例えばカラーサブキャ
リア信号ｆｃの４倍の周波数）の信号と、この信号を分
周回路１１により１／９１０に分周した信号の位相は再
生水平同期信号の位相に同期している。
ＬＬ回路１３に入力されているので、ＰＬＬ回路１３は
再生水平同期信号の位相にロックしている。電圧制御発
振器１０が出力する所定周波数（例えばカラーサブキャ
リア信号ｆｃの４倍の周波数）の信号と、この信号を分
周回路１１により１／９１０に分周した信号の位相は再
生水平同期信号の位相に同期している。
一方電圧制御発振器１０の出力は分周回路１４により１
／４の周波数に分周され、比較回路１５に入力される。
／４の周波数に分周され、比較回路１５に入力される。
比較回路１５は分離回路８が出力するカラーバースト信
号と分周回路１４が出力する信号とを比較し、その位相
差に対応した信号を出力する。この信号は、ＰＬＬ回路
１３が再生水平同期信号にロックするだけでは追従する
ことができない、映像信号とライトクロック（及びライ
トドスタートパルス）の間の時間軸誤差（残留時間軸誤
差）に対応しており、この信号により移相器１６と１７
の移相量が制御されている。従って移相器１６が出力す
るライトクロック及び移相器１７が出力するライトドス
タートパルスと映像信号との間に相対的時間軸誤差は存
在しない（両者の絶対的時間軸誤差は等しくなっている
）。
号と分周回路１４が出力する信号とを比較し、その位相
差に対応した信号を出力する。この信号は、ＰＬＬ回路
１３が再生水平同期信号にロックするだけでは追従する
ことができない、映像信号とライトクロック（及びライ
トドスタートパルス）の間の時間軸誤差（残留時間軸誤
差）に対応しており、この信号により移相器１６と１７
の移相量が制御されている。従って移相器１６が出力す
るライトクロック及び移相器１７が出力するライトドス
タートパルスと映像信号との間に相対的時間軸誤差は存
在しない（両者の絶対的時間軸誤差は等しくなっている
）。
Ａ／Ｄ変換回路１はライトクロックに対応して映像信号
をサンプリングし、ディジタル化する。
をサンプリングし、ディジタル化する。
アドレス発生回路４は各ライトクロック毎に所定のアド
レスを発生し、メモリ３は各ライトクロックによりサン
プリングされた値をそのアドレスに記憶する。アドレス
発生回路４はライトドスタートパルスが入力される毎に
リセットされる。このようにして各サンプリング値が１
ライン（Ｈ）毎に所定のアドレスに記憶される。
レスを発生し、メモリ３は各ライトクロックによりサン
プリングされた値をそのアドレスに記憶する。アドレス
発生回路４はライトドスタートパルスが入力される毎に
リセットされる。このようにして各サンプリング値が１
ライン（Ｈ）毎に所定のアドレスに記憶される。
アドレス発生回路５は基準信号発生回路６が発生するリ
ードクロック（ライトクロックと同一周波数）に対応し
て所定のアドレスを発生する。アドレス発生回路５もリ
ードＨスタートパルスが入力される毎にリセットされる
。従って１ライン毎に所定のアドレスが繰り返し発生さ
れる。リードクロックのタイミングでメモリ３の所定ア
ドレスから読み出された値はＤ／Ａ変換回路２によりア
ナログ信号に戻される。リードクロックは時間軸誤差を
有していないのでＤ／Ａ変換回路２が出力する映像信号
の時間軸誤差が補正される。
ードクロック（ライトクロックと同一周波数）に対応し
て所定のアドレスを発生する。アドレス発生回路５もリ
ードＨスタートパルスが入力される毎にリセットされる
。従って１ライン毎に所定のアドレスが繰り返し発生さ
れる。リードクロックのタイミングでメモリ３の所定ア
ドレスから読み出された値はＤ／Ａ変換回路２によりア
ナログ信号に戻される。リードクロックは時間軸誤差を
有していないのでＤ／Ａ変換回路２が出力する映像信号
の時間軸誤差が補正される。
ところでＰＬＬ回路１３における残留時間軸誤差は通常
数１００ｎｓ程度存在する。移相器１６に入力される信
号の周期は約７０ｎｓ（＝ １ ／ ４ ｆ ｃ）であ
るから、数１００ｎｓ程度の残留時間軸誤差を補正する
ためには、この信号を一旦１／Ｎに分周してから移相し
、その後Ｎ逓倍して元に戻す必要がある。その結果回路
が複雑になる。
数１００ｎｓ程度存在する。移相器１６に入力される信
号の周期は約７０ｎｓ（＝ １ ／ ４ ｆ ｃ）であ
るから、数１００ｎｓ程度の残留時間軸誤差を補正する
ためには、この信号を一旦１／Ｎに分周してから移相し
、その後Ｎ逓倍して元に戻す必要がある。その結果回路
が複雑になる。
また１ライン毎に所定のアドレスを発生するにはライト
クロックだけでなくライトドスタートパルスが不可欠と
なり、両者は同期していなければならないから移相器が
２個必要になる。その結果両移相器の感度、動作点等を
一致させるために精度の高い調整が必要となり、また温
度変化等に対する高精度の補償回路が不可欠となる。
クロックだけでなくライトドスタートパルスが不可欠と
なり、両者は同期していなければならないから移相器が
２個必要になる。その結果両移相器の感度、動作点等を
一致させるために精度の高い調整が必要となり、また温
度変化等に対する高精度の補償回路が不可欠となる。
本発明は時間軸誤差補正装置において、入力される映像
信号を所定のライトクロックに対応してＡ／Ｄ変換する
Ａ／Ｄ変換回路と、Ａ／Ｄ変換回路の出力を記憶するメ
モリと、メモリの出力をリードクロックに対応してＤ／
Ａ変換するＤ／Ａ変換回路と、映像信号より同期信号を
分離する分離回路と、分離回路の出力に対応してライト
クロックを発生するＰＬＬ回路と、映像信号とライトク
ロックの残留時間軸誤差信号を検出する検出回路と、映
像信号を残留時間軸誤差信号に対応して遅延してＡ／Ｄ
変換回路に出力する可変遅延回路とを備えることを特徴
とする。
信号を所定のライトクロックに対応してＡ／Ｄ変換する
Ａ／Ｄ変換回路と、Ａ／Ｄ変換回路の出力を記憶するメ
モリと、メモリの出力をリードクロックに対応してＤ／
Ａ変換するＤ／Ａ変換回路と、映像信号より同期信号を
分離する分離回路と、分離回路の出力に対応してライト
クロックを発生するＰＬＬ回路と、映像信号とライトク
ロックの残留時間軸誤差信号を検出する検出回路と、映
像信号を残留時間軸誤差信号に対応して遅延してＡ／Ｄ
変換回路に出力する可変遅延回路とを備えることを特徴
とする。
映像信号は残留時間軸誤差信号に対応して遅延された後
Ａ／Ｄ変換される。Ａ／Ｄ変換された信号はライトクロ
ックのタイミングでメモリに一旦記憶され、リードクロ
ックのタイミングで読み出され、Ｄ／Ａ変換された後出
力される。
Ａ／Ｄ変換される。Ａ／Ｄ変換された信号はライトクロ
ックのタイミングでメモリに一旦記憶され、リードクロ
ックのタイミングで読み出され、Ｄ／Ａ変換された後出
力される。
第１図は本発明の時間軸誤差補正装置のブロック図であ
り、第３図における場合と対応する部分には同一の符号
を付しである。第１図において２１は例えばＣＣＤとｖ
Ｃ○等よりなる可変遅延回路であり、映像信号はこの可
変遅延回路を経てＡ／Ｄ変換回路１に入力されている。
り、第３図における場合と対応する部分には同一の符号
を付しである。第１図において２１は例えばＣＣＤとｖ
Ｃ○等よりなる可変遅延回路であり、映像信号はこの可
変遅延回路を経てＡ／Ｄ変換回路１に入力されている。
またその遅延量は比較回路１５の出力により制御される
ようになされている。その他の構成は移相器】６．１７
が削除されている点を除き、第３図における場合と同様
である。
ようになされている。その他の構成は移相器】６．１７
が削除されている点を除き、第３図における場合と同様
である。
前述した場合と同様に分離回路７により映像信号から分
離された水平同期信号がＰＬＬ回路１３に入力され、Ｐ
ＬＬ回路１３は水平同期信号の位相に同期したライトク
ロックとライトドスタートパルスとを出力している。し
かしながら上述したようにライトクロック（及びライト
ドスタートパルス）と映像信号との間にはＰＬＬ回路１
３が追従できない残留時間軸誤差がある。このライトク
ロックが分周回路１４で１／４に分周され、比較回路１
５に入力されている。比較回路１５は分離回路８が分離
したカラーバースト信号と分周回路１４の出力の位相を
比較し、その誤差を出力する。
離された水平同期信号がＰＬＬ回路１３に入力され、Ｐ
ＬＬ回路１３は水平同期信号の位相に同期したライトク
ロックとライトドスタートパルスとを出力している。し
かしながら上述したようにライトクロック（及びライト
ドスタートパルス）と映像信号との間にはＰＬＬ回路１
３が追従できない残留時間軸誤差がある。このライトク
ロックが分周回路１４で１／４に分周され、比較回路１
５に入力されている。比較回路１５は分離回路８が分離
したカラーバースト信号と分周回路１４の出力の位相を
比較し、その誤差を出力する。
すなわち分離回路８、分周回路１４及び比較回路１５は
ＰＬＬ回路１３が追従できない残留時間軸誤差を検出す
る検出回路を構成している。比較回路１５の出力は可変
遅延回路２１に入力され、その遅延量を制御する。従っ
て可変遅延回路２１に入力され、所定量遅延された後出
力される映像信号は残留時間軸誤差成分が補正されたも
のとなる。
ＰＬＬ回路１３が追従できない残留時間軸誤差を検出す
る検出回路を構成している。比較回路１５の出力は可変
遅延回路２１に入力され、その遅延量を制御する。従っ
て可変遅延回路２１に入力され、所定量遅延された後出
力される映像信号は残留時間軸誤差成分が補正されたも
のとなる。
可変遅延回路２１より出力されＡ／Ｄ変換回路１に入力
される映像信号は残留誤差が既に補正されているので、
ライトクロックと完全に位相が一致している。従って上
述した場合と同様にライトクロック（及びライトドスタ
ートパルス）のタイミングでサンプリングし、メモリ３
に記憶したデータをリードクロック（及びリードＨスタ
ートパルス）のタイミングで読み出し、Ｄ／Ａ変換する
と、その出力は時間軸誤差を有しないものとなる。
される映像信号は残留誤差が既に補正されているので、
ライトクロックと完全に位相が一致している。従って上
述した場合と同様にライトクロック（及びライトドスタ
ートパルス）のタイミングでサンプリングし、メモリ３
に記憶したデータをリードクロック（及びリードＨスタ
ートパルス）のタイミングで読み出し、Ｄ／Ａ変換する
と、その出力は時間軸誤差を有しないものとなる。
第２図は本発明の他の実施例を示しているにの実施例に
おいては分離回路７，８により分離された水平同期信号
とカラーバースト信号がパルス発生回路３１に入力され
ている。パルス発生回路３１は水平同期信号到来後の所
定位置のカラーバースト信号の１波を検出し、検出信号
を出力する。
おいては分離回路７，８により分離された水平同期信号
とカラーバースト信号がパルス発生回路３１に入力され
ている。パルス発生回路３１は水平同期信号到来後の所
定位置のカラーバースト信号の１波を検出し、検出信号
を出力する。
すなわちこの検出信号の周波数は水平同期信号と同一で
あるが、その位相の精度はカラーバースト信号における
場合と同一となる。ＰＬＬ回路１３には分離回路７の出
力に代え、パルス発生回路３１の検出信号が入力されて
いる。従ってこの場合はＰＬＬ回路１３を構成する比較
回路９の出力が残留時間軸誤差信号となり、これがその
まま可変遅延回路２１に供給される。すなわちこの実施
例においてはＰＬＬ回路１３を構成する比較回路９゜ロ
ーパスフィルタ１２、電圧制御発振器１０及び分周回路
１１が、パルス発生回路３１とともに検出回路をも構成
している。
あるが、その位相の精度はカラーバースト信号における
場合と同一となる。ＰＬＬ回路１３には分離回路７の出
力に代え、パルス発生回路３１の検出信号が入力されて
いる。従ってこの場合はＰＬＬ回路１３を構成する比較
回路９の出力が残留時間軸誤差信号となり、これがその
まま可変遅延回路２１に供給される。すなわちこの実施
例においてはＰＬＬ回路１３を構成する比較回路９゜ロ
ーパスフィルタ１２、電圧制御発振器１０及び分周回路
１１が、パルス発生回路３１とともに検出回路をも構成
している。
尚本発明はＮＴＳＣ方式に限らずＰＡＬ方式。
ＳＥＣＡＭ方式等においても応用が可能であることは明
らかである。
らかである。
以上の如く本発明は時間軸誤差補正装置において、入力
される映像信号を所定のライトクロックに対応してＡ
／ Ｄ変換するＡ ／ Ｄ変換回路と、Ａ／Ｄ変換回路
の出力を記憶するメモリと、メモリの出力をリードクロ
ックに対応してＤ／Ａ変換するＤ／Ａ変換回路と、映像
信号より同期信号を分離する分離回路と、分離回路の出
力に対応してライトクロックを発生するＰＬＬ回路と、
映像信号とライトクロックの残留時間軸誤差信号を検出
する検出回路と、映像信号を残留時間軸誤差信号に対応
して遅延してＡ／Ｄ変換回路に出力する可変遅延回路と
を備えるようにしたので、簡単な構成で時間軸誤差を正
確に補正することができ、調整も不要となる。
される映像信号を所定のライトクロックに対応してＡ
／ Ｄ変換するＡ ／ Ｄ変換回路と、Ａ／Ｄ変換回路
の出力を記憶するメモリと、メモリの出力をリードクロ
ックに対応してＤ／Ａ変換するＤ／Ａ変換回路と、映像
信号より同期信号を分離する分離回路と、分離回路の出
力に対応してライトクロックを発生するＰＬＬ回路と、
映像信号とライトクロックの残留時間軸誤差信号を検出
する検出回路と、映像信号を残留時間軸誤差信号に対応
して遅延してＡ／Ｄ変換回路に出力する可変遅延回路と
を備えるようにしたので、簡単な構成で時間軸誤差を正
確に補正することができ、調整も不要となる。
第１図は本発明の時間軸誤差補正装置のブロック図、第
２図はその他の実施例のブロック図、第３図は従来の時
間軸誤差補正装置のブロック図である。 １・・・Ａ／Ｄ変換回路 ２・・・Ｄ／Ａ変換回路 ３・・・メモリ ４．５・・・アドレス発生回路 ６・・・基準信号発生回路 ７．８・・・分離回路 ９・・・比較回路 １ｏ・・・電圧制御発振器 １１・・・分周回路 １２・・・ローパスフィルタ １３・・・ＰＬＬ回路 １４・・・分周回路 １５・・・比較回路 １６．１７・・・移相器 ２１・・・可変遅延回路 ３１・・・パルス発生回路 以上
２図はその他の実施例のブロック図、第３図は従来の時
間軸誤差補正装置のブロック図である。 １・・・Ａ／Ｄ変換回路 ２・・・Ｄ／Ａ変換回路 ３・・・メモリ ４．５・・・アドレス発生回路 ６・・・基準信号発生回路 ７．８・・・分離回路 ９・・・比較回路 １ｏ・・・電圧制御発振器 １１・・・分周回路 １２・・・ローパスフィルタ １３・・・ＰＬＬ回路 １４・・・分周回路 １５・・・比較回路 １６．１７・・・移相器 ２１・・・可変遅延回路 ３１・・・パルス発生回路 以上
Claims (1)
- 入力される映像信号を所定のライトクロックに対応して
Ａ／Ｄ変換するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路の
出力を記憶するメモリと、該メモリの出力をリードクロ
ックに対応してＤ／Ａ変換するＤ／Ａ変換回路と、該映
像信号より同期信号を分離する分離回路と、該分離回路
の出力に対応して該ライトクロックを発生するＰＬＬ回
路と、該映像信号と該ライトクロックの残留時間軸誤差
信号を検出する検出回路と、該映像信号を該残留時間軸
誤差信号に対応して遅延して該Ａ／Ｄ変換回路に出力す
る可変遅延回路とを備えることを特徴とする時間軸誤差
補正装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218618A JPH0620293B2 (ja) | 1986-09-17 | 1986-09-17 | 時間軸誤差補正装置 |
| DE19873731316 DE3731316A1 (de) | 1986-09-17 | 1987-09-17 | Vorrichtung zur zeitbasisfehlerkorrektur fuer ein videoband- oder -plattengeraet |
| US07/097,893 US4841379A (en) | 1986-09-17 | 1987-09-17 | Time-base error correction apparatus for video tape or disk player |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218618A JPH0620293B2 (ja) | 1986-09-17 | 1986-09-17 | 時間軸誤差補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6374280A true JPS6374280A (ja) | 1988-04-04 |
| JPH0620293B2 JPH0620293B2 (ja) | 1994-03-16 |
Family
ID=16722776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61218618A Expired - Lifetime JPH0620293B2 (ja) | 1986-09-17 | 1986-09-17 | 時間軸誤差補正装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4841379A (ja) |
| JP (1) | JPH0620293B2 (ja) |
| DE (1) | DE3731316A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272277A (ja) * | 1988-04-22 | 1989-10-31 | Pioneer Electron Corp | 時間軸補正装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1326540C (en) * | 1987-03-24 | 1994-01-25 | Sony Corporation | Time base correcting apparatus |
| US5373369A (en) * | 1987-08-31 | 1994-12-13 | Canon Kabushiki Kaisha | Information signal recording and reproducing apparatus |
| DE3910703A1 (de) * | 1989-04-03 | 1990-10-04 | Philips Patentverwaltung | Hybrider phasenregelkreis |
| JP2797436B2 (ja) * | 1989-05-31 | 1998-09-17 | ソニー株式会社 | 映像信号処理装置 |
| JP2757500B2 (ja) * | 1989-11-04 | 1998-05-25 | ソニー株式会社 | デイスク記録再生装置 |
| JPH0440783A (ja) * | 1990-06-07 | 1992-02-12 | Pioneer Electron Corp | 時間軸補正装置 |
| US5347322A (en) * | 1991-07-09 | 1994-09-13 | Rebo Research | Video storage and synchronization |
| JP2025029449A (ja) * | 2023-08-21 | 2025-03-06 | ローム株式会社 | 画像処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104116A (en) * | 1977-02-22 | 1978-09-11 | Philips Nv | Circuit disposition for correcting digital tv signal in time axis error |
| JPS57170688A (en) * | 1981-04-14 | 1982-10-20 | Sony Corp | Jitter compensation circuit |
| JPS6086986A (ja) * | 1983-10-18 | 1985-05-16 | Matsushita Electric Ind Co Ltd | 時間軸補正装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3748386A (en) * | 1972-04-03 | 1973-07-24 | D Monney | Time-base error correction system |
| JPS5821872B2 (ja) * | 1975-02-17 | 1983-05-04 | ソニー株式会社 | パルスハツセイカイロ |
| JPS529319A (en) * | 1975-07-11 | 1977-01-24 | Sony Corp | Time base error correcting device |
| US4054903A (en) * | 1975-07-11 | 1977-10-18 | Sony Corporation | Video time base corrector |
| DE2646098C3 (de) * | 1975-10-17 | 1978-11-09 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Vorrichtung zum Auslesen eines Aufzeichnungsträgers |
| JPS5838011B2 (ja) * | 1976-07-05 | 1983-08-19 | ソニー株式会社 | 発振回路 |
| TR19775A (tr) * | 1976-08-28 | 1979-11-30 | Blaupunkt Werke Gmbh | Dikey saptirma baglantisi |
| DE2638869C2 (de) * | 1976-08-28 | 1984-12-13 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur Korrektur schneller periodischer Zeitfehler |
| JPS5923154B2 (ja) * | 1976-10-08 | 1984-05-31 | ソニー株式会社 | カラ−映像信号再生装置 |
| US4150395A (en) * | 1977-09-26 | 1979-04-17 | Rca Corporation | Time base error correction system |
| JPS6056358B2 (ja) * | 1978-10-26 | 1985-12-10 | パイオニアビデオ株式会社 | ビデオ信号時間軸誤差補正回路 |
| JPS5742288A (en) * | 1980-08-28 | 1982-03-09 | Victor Co Of Japan Ltd | Rotating information recording medium reproduction device |
| US4532541A (en) * | 1982-09-20 | 1985-07-30 | Cooper J Carl | Apparatus and method for correcting timebase errors |
| EP0122070B1 (en) * | 1983-03-18 | 1990-10-03 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus for video tape recorders |
| FR2563070B1 (fr) * | 1984-04-12 | 1989-03-31 | Pioneer Electronic Corp | Dispositif pour compenser une deviation par rapport a une base de temps dans un signal video composite |
| JPS6133575U (ja) * | 1984-07-28 | 1986-02-28 | ソニー株式会社 | クロツク形成回路 |
| JPS61219286A (ja) * | 1985-03-25 | 1986-09-29 | Sony Corp | 時間軸補正装置の書込クロツク発生回路 |
-
1986
- 1986-09-17 JP JP61218618A patent/JPH0620293B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-17 US US07/097,893 patent/US4841379A/en not_active Expired - Fee Related
- 1987-09-17 DE DE19873731316 patent/DE3731316A1/de not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104116A (en) * | 1977-02-22 | 1978-09-11 | Philips Nv | Circuit disposition for correcting digital tv signal in time axis error |
| JPS57170688A (en) * | 1981-04-14 | 1982-10-20 | Sony Corp | Jitter compensation circuit |
| JPS6086986A (ja) * | 1983-10-18 | 1985-05-16 | Matsushita Electric Ind Co Ltd | 時間軸補正装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272277A (ja) * | 1988-04-22 | 1989-10-31 | Pioneer Electron Corp | 時間軸補正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3731316A1 (de) | 1988-04-07 |
| JPH0620293B2 (ja) | 1994-03-16 |
| US4841379A (en) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| US5150201A (en) | Digital television-signal-processing circuit with orthogonal output clock | |
| US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| JPH01181389A (ja) | 画像処理装置 | |
| EP0196059B1 (en) | Write clock generator for time base corrector | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JP2764579B2 (ja) | 高速追従形ｐｌｌ装置 | |
| JP3123612B2 (ja) | 時間軸補正装置 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPS61100091A (ja) | 再生映像信号の処理用信号発生装置 | |
| JPH0141063B2 (ja) | ||
| JPH0254680A (ja) | 画像信号用同期回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH0741265Y2 (ja) | 時間軸補正回路 | |
| JPH03106279A (ja) | タイムベースコレクタ | |
| JP2969889B2 (ja) | 映像信号のカラー位相引込回路 | |
| JPH0773368B2 (ja) | タイムベースコレクタ | |
| JPH01190043A (ja) | クロック再生回路 | |
| JPH02294178A (ja) | 時間軸誤差補正装置 | |
| JPH0722414B2 (ja) | クロツクジツタ補正回路 | |
| JPH0453067A (ja) | 時間軸補正回路 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH01191588A (ja) | 時間軸誤差補正装置 | |
| JPH04176285A (ja) | 時間軸補正装置 |