JPS6384123A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6384123A JPS6384123A JP61228327A JP22832786A JPS6384123A JP S6384123 A JPS6384123 A JP S6384123A JP 61228327 A JP61228327 A JP 61228327A JP 22832786 A JP22832786 A JP 22832786A JP S6384123 A JPS6384123 A JP S6384123A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wafer
- semiconductor device
- heat treatment
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的１
（発明の技術分野）
本発明は、深い不純物拡散領域を有する半導体装置の製
造方法に関するもので、特に金属不純物等のイントリン
シックゲッタリング（Ｉ ｎｔｒｉｎ−ｓｉｃ Ｇ ｅ
ｔｔｅｒｉｎｇ、以下ＩＧと呼ぶ）効果を高める為の製
造方法に係るものである。
造方法に関するもので、特に金属不純物等のイントリン
シックゲッタリング（Ｉ ｎｔｒｉｎ−ｓｉｃ Ｇ ｅ
ｔｔｅｒｉｎｇ、以下ＩＧと呼ぶ）効果を高める為の製
造方法に係るものである。
（従来技術）
半導体装置用基板として使用されるＳｉ （シリコン
）ウェーハは、微量ながら不純物を含み、又製造工程中
汚染したり結晶欠陥が導入される場合がある。 これら
欠陥はデバイス工程及びデバイス特性に種々の影響を与
える。
）ウェーハは、微量ながら不純物を含み、又製造工程中
汚染したり結晶欠陥が導入される場合がある。 これら
欠陥はデバイス工程及びデバイス特性に種々の影響を与
える。
従来半導体装置の製造工程中の金属汚染等は、燐ガラス
（Ｐ２Ｏ３）を用いたいわゆる燐ゲッター等によって除
去していた。
（Ｐ２Ｏ３）を用いたいわゆる燐ゲッター等によって除
去していた。
又最近では燐ゲッター等の他にＩＧが用いられるように
なっている。 第５図はＩＧウェーハを使用した半導体
装置（ＮＭＯ８）の−例である。
なっている。 第５図はＩＧウェーハを使用した半導体
装置（ＮＭＯ８）の−例である。
半導体基板（ウェーハ）１には、表面付近に幅Ａの無欠
陥層２及び基板内部に幅Ｂの酸素析出物から成る欠陥層
が形成されている。 表面層の金属不純物６は、製造プ
ロセス中にこの酸素析出物５に取り込まれ固定され、素
子形成領域から排除される。 なお３はＳｉｏ２膜、４
は多結晶シリコン躾、７はアルミニウム電極である。
陥層２及び基板内部に幅Ｂの酸素析出物から成る欠陥層
が形成されている。 表面層の金属不純物６は、製造プ
ロセス中にこの酸素析出物５に取り込まれ固定され、素
子形成領域から排除される。 なお３はＳｉｏ２膜、４
は多結晶シリコン躾、７はアルミニウム電極である。
通常ＩＧウェーハは、第６図に示すように鏡面ウェ−ハ
１を１１００°Ｃ以上で熱処理し、半導体基板表面層の
酸素を外方拡散により低減化し、表面付近に無欠陥層２
を形成しく第６図（ａ ） ） 、その複６００℃〜９
００℃の熱処理温度で熱処理を行い、酸素析出物の核８
を形成したものである（第６図（ｂ））。 又第６図＜
ａ ＞、（ｂ）の処理終了後更に表面層を鏡面研磨９し
たＩＧウェーハもある（第６図（Ｃ））。 あるいは又
第６図（ｂ ’）らしくは第６図（Ｃ）のウェーハに９
００℃〜１０００℃の熱処理を加え、前記の核を成長さ
せ、酸素析出物５を形成したＩＧウェーハ（第６図（ｄ
））もある。
１を１１００°Ｃ以上で熱処理し、半導体基板表面層の
酸素を外方拡散により低減化し、表面付近に無欠陥層２
を形成しく第６図（ａ ） ） 、その複６００℃〜９
００℃の熱処理温度で熱処理を行い、酸素析出物の核８
を形成したものである（第６図（ｂ））。 又第６図＜
ａ ＞、（ｂ）の処理終了後更に表面層を鏡面研磨９し
たＩＧウェーハもある（第６図（Ｃ））。 あるいは又
第６図（ｂ ’）らしくは第６図（Ｃ）のウェーハに９
００℃〜１０００℃の熱処理を加え、前記の核を成長さ
せ、酸素析出物５を形成したＩＧウェーハ（第６図（ｄ
））もある。
（発明が解決しようとする問題点）
上述のＩＧウェーハは通常のウェーハに比べ値段が１．
５〜２．５倍と高い。 ＤＲＡＭ （Ｄｙｎａｍｉｃｒ
ａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）などのメモ
リ製品にこのＩＧウェーハを使う場合、製品価格に占め
るつ工−ハの割合が非常に大きく、ＩＧの効果はあって
も、なかなか現実にこれを使用するには至らなかった。
５〜２．５倍と高い。 ＤＲＡＭ （Ｄｙｎａｍｉｃｒ
ａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）などのメモ
リ製品にこのＩＧウェーハを使う場合、製品価格に占め
るつ工−ハの割合が非常に大きく、ＩＧの効果はあって
も、なかなか現実にこれを使用するには至らなかった。
本発明の目的は、この従来技術の問題点を解消し、高価
な従来のＩＧウェーハを使用しないで、安価で且つこれ
と同等のＩＧ効果が得られる半導体装置の製造方法を提
供することである。
な従来のＩＧウェーハを使用しないで、安価で且つこれ
と同等のＩＧ効果が得られる半導体装置の製造方法を提
供することである。
［発明の構成］
（問題点を解決するための手段と作用）本発明は、深い
不純物拡散領域を有する半導体装置の製造方法に関する
もので、この深い不純物拡散領域を形成する不純物拡散
工程の次に、新しり６００℃〜９００℃の低温熱処理を
加えるのみで、従来の特別なＩＧウェー八へ使用するこ
となく、これと同等のＩＧ効果を持たせたものである。
不純物拡散領域を有する半導体装置の製造方法に関する
もので、この深い不純物拡散領域を形成する不純物拡散
工程の次に、新しり６００℃〜９００℃の低温熱処理を
加えるのみで、従来の特別なＩＧウェー八へ使用するこ
となく、これと同等のＩＧ効果を持たせたものである。
例えば０ＭＯ８（相補型ＭＯ８）の製造工程では、その
初期において半導体基板にＰ型またはＮ型の深い拡散領
域（一般にウェルと称す）を作り、その中に半導体素子
を作り込んで行く。 この拡散工程は通常１１００℃以
上の高温で行われる為、基板表面付近の素子形成領域で
は過飽和Ｍ素の外方拡散により、酸素濃度の極めて少な
い無欠陥層が自動的に形成される。 この深い拡散領域
形成後、本発明では６００°Ｃ〜９００°Ｃの低温熱処
理を行う。
初期において半導体基板にＰ型またはＮ型の深い拡散領
域（一般にウェルと称す）を作り、その中に半導体素子
を作り込んで行く。 この拡散工程は通常１１００℃以
上の高温で行われる為、基板表面付近の素子形成領域で
は過飽和Ｍ素の外方拡散により、酸素濃度の極めて少な
い無欠陥層が自動的に形成される。 この深い拡散領域
形成後、本発明では６００°Ｃ〜９００°Ｃの低温熱処
理を行う。
これにより基板内部の過飽和酸素は析出し、基板内部に
多数の極めて微小な酸素析出物の核を形成する。 この
基板はその後の製造プロセスにＪ３いて、例えばゲート
酸化膜形成等の９００℃〜１０００℃の数次の熱処理工
程を受ける。 この熱処理工程で前記の核はゲッタリン
グ能力を有する酸素析出物に成長し、これがブックリン
グ中心となり基板の金属不純物を取り込む。 前記の核
を形成した基板は、前記熱処理工程を受けるたびに新し
い酸素析出物を生成し、素子製造工程中、常にＩＧ効果
が得られる。
多数の極めて微小な酸素析出物の核を形成する。 この
基板はその後の製造プロセスにＪ３いて、例えばゲート
酸化膜形成等の９００℃〜１０００℃の数次の熱処理工
程を受ける。 この熱処理工程で前記の核はゲッタリン
グ能力を有する酸素析出物に成長し、これがブックリン
グ中心となり基板の金属不純物を取り込む。 前記の核
を形成した基板は、前記熱処理工程を受けるたびに新し
い酸素析出物を生成し、素子製造工程中、常にＩＧ効果
が得られる。
酸素析出物の生成はその核の分布、半導体基板中の酸素
濃度等に依存するが、半導体基板の酸素１度は試行の結
果、少なくとも１，３ｘ １０１０１８ａｔｏ／ ｃｍ
’であることが望ましい。 基板中の酸素濃度が少なす
ぎると十分な数の酸素析出物が作り難い。 なお酸素′
ａ度は格子間（ｌ ｎｔｅｒｓ口ｔｉａｌ ）原子の濃
度で、波数１１０６ｃｍ”の赤外吸収係数α（ａｌｌ−
’）より、Ｑ Ｌ＝ （Ｘ Ｘ ４．８１ Ｘ １０１
７ａｔｏｌＩｌｓ ／ｃｍ’から求めた値である（以下
この定義による酸素濃度をＯＬで表す）。
濃度等に依存するが、半導体基板の酸素１度は試行の結
果、少なくとも１，３ｘ １０１０１８ａｔｏ／ ｃｍ
’であることが望ましい。 基板中の酸素濃度が少なす
ぎると十分な数の酸素析出物が作り難い。 なお酸素′
ａ度は格子間（ｌ ｎｔｅｒｓ口ｔｉａｌ ）原子の濃
度で、波数１１０６ｃｍ”の赤外吸収係数α（ａｌｌ−
’）より、Ｑ Ｌ＝ （Ｘ Ｘ ４．８１ Ｘ １０１
７ａｔｏｌＩｌｓ ／ｃｍ’から求めた値である（以下
この定義による酸素濃度をＯＬで表す）。
（実施例）
次に本発明の実施例を図面を参照して詳細に述べる。
第１図は、相補型ＭＯ３ランダムアクセスメモリ（ＣＭ
Ｏ８’ ＲＡＭ）の製造に本発明を適用した場合の製造
工程を示す断面図である。
第１図は、相補型ＭＯ３ランダムアクセスメモリ（ＣＭ
Ｏ８’ ＲＡＭ）の製造に本発明を適用した場合の製造
工程を示す断面図である。
用いたシリコン基板（ウェーハ）２１は、直径１２５ｍ
ｍ 、比抵抗４〜６Ω・ＣＲＩ、格子間酸素濃度（Ｏｔ
）が（１，４〜１．８） Ｘ１Ｘ１０１８ａｔｏ ／
ｃ＋ｎ３のＰ型基板である。 第１図（ａ ）に示すよ
うにこの基板２１上に酸化膜（ＳｉＯ２膜）２３を形成
し、次に同図（ｂ）のように、公知のリソグラフィー技
術を用いて、酸化膜２３にＮウェル形成用の拡散窓２４
を開口し、所定最のドナー不純物Ｐ（燐）をイオン注入
する。 次に同図（Ｃ）のように１２００℃、１８０分
、雰囲気０２ ／Ｎ２＝ １１５の熱処理を行い、燐
を拡散し、深さＡ＝約約１０諭よって、基板表面付近の
酸素は外方拡散により放出され、その濃度は極めて小さ
くなり、無欠陥層２２が基板表面に形成される。 次に
同図（ｄ ）に示すように ７００℃、３６時間、雰囲
気０２／Ｎ２＝１１５の熱処理を加える。 この低温処
理によって基板中の酸素は析出し、数スないし数十スと
推定される非常に小さい核２８が高密度に形成される。
ｍ 、比抵抗４〜６Ω・ＣＲＩ、格子間酸素濃度（Ｏｔ
）が（１，４〜１．８） Ｘ１Ｘ１０１８ａｔｏ ／
ｃ＋ｎ３のＰ型基板である。 第１図（ａ ）に示すよ
うにこの基板２１上に酸化膜（ＳｉＯ２膜）２３を形成
し、次に同図（ｂ）のように、公知のリソグラフィー技
術を用いて、酸化膜２３にＮウェル形成用の拡散窓２４
を開口し、所定最のドナー不純物Ｐ（燐）をイオン注入
する。 次に同図（Ｃ）のように１２００℃、１８０分
、雰囲気０２ ／Ｎ２＝ １１５の熱処理を行い、燐
を拡散し、深さＡ＝約約１０諭よって、基板表面付近の
酸素は外方拡散により放出され、その濃度は極めて小さ
くなり、無欠陥層２２が基板表面に形成される。 次に
同図（ｄ ）に示すように ７００℃、３６時間、雰囲
気０２／Ｎ２＝１１５の熱処理を加える。 この低温処
理によって基板中の酸素は析出し、数スないし数十スと
推定される非常に小さい核２８が高密度に形成される。
この低温熱処理後は、通常の方法によりＮウェルには
Ｐチャネル型、Ｐ型基板にはＮチャネル型のＭＯＳ
ＦＥＴが形成されるが、この間の製造プロセスで基板２
１は９００℃〜１０００℃の数次の熱処理を受ける。
この熱処理を受けるたびに核２８は成長し、ゲッタリン
グ能力を持つ酸素析出物が生成される。 この為素子製
造プロセスの最後まで全屈不純物等のゲッタリングが行
われる。
Ｐチャネル型、Ｐ型基板にはＮチャネル型のＭＯＳ
ＦＥＴが形成されるが、この間の製造プロセスで基板２
１は９００℃〜１０００℃の数次の熱処理を受ける。
この熱処理を受けるたびに核２８は成長し、ゲッタリン
グ能力を持つ酸素析出物が生成される。 この為素子製
造プロセスの最後まで全屈不純物等のゲッタリングが行
われる。
上述の方法により０ＭＯ８ ＤＲＡＭを製造後、この
つＩ−八を別間（Ｍ板主面が（ ’１００）面のときｇ
ｇ開面は（ １１０）面）し、男開面における酸素析
出物の形成状況をライトエツチング液（ＨＦ（４９％）
：６０ｎ＋ｌ， １−ＩＮＯ３ ： ６０ｍ１， Ｃ
ｕ ＮＯ３：２ｇ， Ｃｒ ０３ （ ５モル）
：３０ａ＋１，ＯＨ３ Ｃｏｏ）−１（１００％）
： ６０ｍ１， Ｈ ２ ０ ： ６０ｍ１）で９０秒
エツチング後、観察した。 第２図は酸素析出物の量を
男開面の単位面積当りのエッチビット数であられしたも
のであり、基板中の酸素濃度（ＯＬ ＞が大きい程析出
物の数は多く、１０５〜１０７個／Ｃｌ１１２の酸素析
出物が形成されている。 又第３図は基板表面付近の無
欠陥層（第１図（ｃ）２２の幅Ａを示したもので、３０
〜６０μＩの無欠陥層が形成されている。 基板中の酸
素濃度（０し）が大きい程無欠陥層幅は小さくなる。
第２図及び第３図より本発明によるＩＧ効果を得る為に
は基板中の酸素濃度（ＯＬ）は１．３ｘ １０” ａｔ
ｏｌｓ ／ｃｎ＋’ 以上ｒあることが望ましく又その
上限は素子形成領域として必要な無欠陥層の幅によって
決められることがわかる。
つＩ−八を別間（Ｍ板主面が（ ’１００）面のときｇ
ｇ開面は（ １１０）面）し、男開面における酸素析
出物の形成状況をライトエツチング液（ＨＦ（４９％）
：６０ｎ＋ｌ， １−ＩＮＯ３ ： ６０ｍ１， Ｃ
ｕ ＮＯ３：２ｇ， Ｃｒ ０３ （ ５モル）
：３０ａ＋１，ＯＨ３ Ｃｏｏ）−１（１００％）
： ６０ｍ１， Ｈ ２ ０ ： ６０ｍ１）で９０秒
エツチング後、観察した。 第２図は酸素析出物の量を
男開面の単位面積当りのエッチビット数であられしたも
のであり、基板中の酸素濃度（ＯＬ ＞が大きい程析出
物の数は多く、１０５〜１０７個／Ｃｌ１１２の酸素析
出物が形成されている。 又第３図は基板表面付近の無
欠陥層（第１図（ｃ）２２の幅Ａを示したもので、３０
〜６０μＩの無欠陥層が形成されている。 基板中の酸
素濃度（０し）が大きい程無欠陥層幅は小さくなる。
第２図及び第３図より本発明によるＩＧ効果を得る為に
は基板中の酸素濃度（ＯＬ）は１．３ｘ １０” ａｔ
ｏｌｓ ／ｃｎ＋’ 以上ｒあることが望ましく又その
上限は素子形成領域として必要な無欠陥層の幅によって
決められることがわかる。
第４図は、製品を高温（２００℃）放置した時、メモリ
ー保持時間の劣化傾向を観察した結果を示すものである
。 横軸は放置時間（時間）、縦軸は、放置時間０の初
期にＪ３ける０ＭＯ８ ＤＲＡＭのメモリー保持時間
に対する放置後のメモリー保持時間の割合を示す。 こ
の実験では、比較の為、通常のウェーハを用い従来の製
造方法によるものく第４図のΔ印）、本発明の製造方法
によるもの（・印）、従来のＩＧウェーハを使用したち
の（Ｏ印）について行った。 通常ウェーハによる素子
に比べ、本発明による方法及び従来ＩＧつ工ーハによる
素子は劣化傾向が小さく、又本発明によるものと従来Ｉ
Ｇウェー八へよるものとは差のないことが判る。
ー保持時間の劣化傾向を観察した結果を示すものである
。 横軸は放置時間（時間）、縦軸は、放置時間０の初
期にＪ３ける０ＭＯ８ ＤＲＡＭのメモリー保持時間
に対する放置後のメモリー保持時間の割合を示す。 こ
の実験では、比較の為、通常のウェーハを用い従来の製
造方法によるものく第４図のΔ印）、本発明の製造方法
によるもの（・印）、従来のＩＧウェーハを使用したち
の（Ｏ印）について行った。 通常ウェーハによる素子
に比べ、本発明による方法及び従来ＩＧつ工ーハによる
素子は劣化傾向が小さく、又本発明によるものと従来Ｉ
Ｇウェー八へよるものとは差のないことが判る。
以上の実施例では半導体装置として０ＭＯ８を、又深い
不純物拡散領域をＰウェル又はＮウェルとして説明した
が、これに限られるものではない。
不純物拡散領域をＰウェル又はＮウェルとして説明した
が、これに限られるものではない。
例えば接合方式の素子分離層を有する半導体装置のよう
に、製造工程の比較的初期において、１１００℃以上の
熱処理工程を行う半導体装置の製造工程にも本発明は勿
論適用できる。
に、製造工程の比較的初期において、１１００℃以上の
熱処理工程を行う半導体装置の製造工程にも本発明は勿
論適用できる。
［発明の効果］
本発明の半導体装置の製造方法によれば、素子製造工程
前に特殊な熱処理を加えたり、あるいは鏡面研磨を加え
たウェーハを使う必要はなく、ウェーハ価格は通常ウェ
ーハと同じで、従来のＩＧラウェ−の２／３〜１／２と
なる。
前に特殊な熱処理を加えたり、あるいは鏡面研磨を加え
たウェーハを使う必要はなく、ウェーハ価格は通常ウェ
ーハと同じで、従来のＩＧラウェ−の２／３〜１／２と
なる。
又本発明の方法により製造した装置は、前述の実施例の
結果からも明らかなように、ＩＧ効果についても従来の
ＩＧウェー八へ比べて劣ることなく、メモリー保持時間
、信頼性向上に対する効果は大である。
結果からも明らかなように、ＩＧ効果についても従来の
ＩＧウェー八へ比べて劣ることなく、メモリー保持時間
、信頼性向上に対する効果は大である。
上記の通り本発明の製造方法によれば、高価な従来のＩ
Ｇウェーハを使用しないで、安価で且つこれと同等のＩ
Ｇ効果が得られ、製品歩留り及び信頼性の向上した半導
体装置を製造できる。
Ｇウェーハを使用しないで、安価で且つこれと同等のＩ
Ｇ効果が得られ、製品歩留り及び信頼性の向上した半導
体装置を製造できる。
第１図は本発明の半導体装置の製造工程の実施例を示す
断面図、第２図は本発明によりシリコンウェーハ中に形
成される酸素析出物量とウェーハ中の酸素濃度との関係
を示ずグラフ、第３図は本発明によりシリコンウェーハ
中に形成される無欠陥層幅とウェーハ中の酸素濃度との
関係を示すグラフ、第４図は高温放置によるメモリー保
持時間の劣化傾向を、それぞれの方法について示すグラ
フ、第５図は従来のＩＧウェーハを使用した素子の断面
図、第６図は従来のＩＧウェーハの製作工程を示す断面
図である。 １．２１・・・半導体基板、 ２．２２・・・無欠陥層
、３．２３・・・５ｉ０２膜、 ５・・・酸素析出物、
６・・・金属不純物、 ８．２８・・・酸素析出物の
核、２７・・・Ｎウェル。 第２図 箪３図 高５４Ｌ （２００’Ｃ） １！Ｋｉ ｎ間（時開）第
４図 ＃朱 第６図
断面図、第２図は本発明によりシリコンウェーハ中に形
成される酸素析出物量とウェーハ中の酸素濃度との関係
を示ずグラフ、第３図は本発明によりシリコンウェーハ
中に形成される無欠陥層幅とウェーハ中の酸素濃度との
関係を示すグラフ、第４図は高温放置によるメモリー保
持時間の劣化傾向を、それぞれの方法について示すグラ
フ、第５図は従来のＩＧウェーハを使用した素子の断面
図、第６図は従来のＩＧウェーハの製作工程を示す断面
図である。 １．２１・・・半導体基板、 ２．２２・・・無欠陥層
、３．２３・・・５ｉ０２膜、 ５・・・酸素析出物、
６・・・金属不純物、 ８．２８・・・酸素析出物の
核、２７・・・Ｎウェル。 第２図 箪３図 高５４Ｌ （２００’Ｃ） １！Ｋｉ ｎ間（時開）第
４図 ＃朱 第６図
Claims (1)
- 【特許請求の範囲】 １ 一導電型半導体基板に深い反対導電型不純物拡散領
域を選択的に有する半導体装置の製造方法において、１
１００℃以上の温度で前記深い反対導電型不純物拡散領
域を拡散形成した後、６００℃ないし９００℃の熱処理
を行う工程を含むことを特徴とする半導体装置の製造方
法。 ２ 前記一導電型半導体基板の酸素濃度が少なくとも１
．３×１０＾１＾８ａｔｏｍｓ／ｃｍ＾３である特許請
求の範囲第１項記載の半導体装置の製造方法。 ３ 前記半導体装置がＣＭＯＳであり、前記深い反対導
電型不純物拡散領域がＰウェル又はＮウェルである特許
請求の範囲第１項又は第２項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61228327A JPS6384123A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61228327A JPS6384123A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6384123A true JPS6384123A (ja) | 1988-04-14 |
Family
ID=16874713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61228327A Pending JPS6384123A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02277765A (ja) * | 1989-04-19 | 1990-11-14 | Nippon Sheet Glass Co Ltd | アルカリ金属拡散防止層の製造方法 |
-
1986
- 1986-09-29 JP JP61228327A patent/JPS6384123A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02277765A (ja) * | 1989-04-19 | 1990-11-14 | Nippon Sheet Glass Co Ltd | アルカリ金属拡散防止層の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666945B2 (ja) | 半導体装置の製造方法 | |
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| US6670259B1 (en) | Inert atom implantation method for SOI gettering | |
| KR19980033199A (ko) | 반도체 집적회로장치 및 그 제조방법과 반도체 웨이퍼 및 그 제조방법 | |
| JP2000294549A (ja) | 半導体装置及びその製造方法 | |
| US6362059B2 (en) | Production of a semiconductor device having a P-well | |
| US5306939A (en) | Epitaxial silicon wafers for CMOS integrated circuits | |
| JPS6384123A (ja) | 半導体装置の製造方法 | |
| JPS58103124A (ja) | 半導体装置の製造方法 | |
| JPH11260750A (ja) | 半導体装置の製造方法 | |
| JPH01298726A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPS62285470A (ja) | 半導体装置の製造方法 | |
| JPS5887833A (ja) | 半導体装置の製造方法 | |
| JPH05267333A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH023539B2 (ja) | ||
| JPH10209170A (ja) | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| CN108615678A (zh) | 一种形成浮栅的方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JPH04293241A (ja) | 半導体基板の製造方法 | |
| JPS5974638A (ja) | 半導体ウエ−ハの製法 |