JPS638838A - 論理検証方式 - Google Patents
論理検証方式Info
- Publication number
- JPS638838A JPS638838A JP61152058A JP15205886A JPS638838A JP S638838 A JPS638838 A JP S638838A JP 61152058 A JP61152058 A JP 61152058A JP 15205886 A JP15205886 A JP 15205886A JP S638838 A JPS638838 A JP S638838A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- logical memory
- logical
- logic
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 79
- 238000004088 simulation Methods 0.000 claims abstract description 17
- 238000012795 verification Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はメモリを含む論理回路に対する設計結果デー
タ（以下設計データと記す）を、その論理回路をシミュ
レーションすることにより正しいか否か検証する論理検
証方式に関する。
タ（以下設計データと記す）を、その論理回路をシミュ
レーションすることにより正しいか否か検証する論理検
証方式に関する。
この種の論理検証方式においては、メ゛モリに出来上っ
た後に格納されるべきプログラム、ファームウェアなど
の状態値を、見掛上格納し、その状態値を読出し解読実
行をシミュレートし、その結果から論理回路設計が正し
いか否かの検証を行う。
た後に格納されるべきプログラム、ファームウェアなど
の状態値を、見掛上格納し、その状態値を読出し解読実
行をシミュレートし、その結果から論理回路設計が正し
いか否かの検証を行う。
実際に装置として構成する場合には例えば市販のメモリ
チップ（物理メモ１月の複数個を組合せて１つの例えば
プログラムメモリ （論理メモ１月として動作させるよ
うな場合、設計データベースには物理メモリを単位とし
て記憶されている。一方、ファームウェアのような状態
値は１つの論理メモリに対して割付けられる。
チップ（物理メモ１月の複数個を組合せて１つの例えば
プログラムメモリ （論理メモ１月として動作させるよ
うな場合、設計データベースには物理メモリを単位とし
て記憶されている。一方、ファームウェアのような状態
値は１つの論理メモリに対して割付けられる。
このため従来においてはメモリの論理シミュレーション
に先立って状態値ファイルを設計データベース内の物理
メモリ単位に作成する必要があった。そして、状態値フ
ァイルから物理メモリ単位で物理メモリに状態値の設定
を行なっていた。
に先立って状態値ファイルを設計データベース内の物理
メモリ単位に作成する必要があった。そして、状態値フ
ァイルから物理メモリ単位で物理メモリに状態値の設定
を行なっていた。
上述した従来の論理検証方式は、物理メモリの数だけ状
態値ファイルを作成し、物理メモリ単位に状態値の設定
を行うために、その作業に多くの工数を必要とするとい
う欠点がある。また、状態値ファイルが複数個存在する
ために、ファイル管理面でのトラブルが発生しやすいと
いう欠点がある。
態値ファイルを作成し、物理メモリ単位に状態値の設定
を行うために、その作業に多くの工数を必要とするとい
う欠点がある。また、状態値ファイルが複数個存在する
ために、ファイル管理面でのトラブルが発生しやすいと
いう欠点がある。
この発明の論理検証方式は、論理回路の設計データベー
ス中にあるメモリチップ（以下、物理メモリと呼ぶ）を
グループ化して、シミュレーションモデル上回路設計者
がひとまとまりのメモリ空間として扱うメモリ （以下
、論理メモリと呼ぶ）を定義する論理メモリ定義記述を
人力する手段と、その論理メモリ定義記述と設計データ
ベース中のその定義記述の物理メモリについての情報と
から論理メモリ定義情報を作成する手段と、その論理メ
モリ定義情報を参照して状態値ファイルから所要の状態
値を読出して、論理メモリに状態値を設定する手段と、
その状態値設定手段理メモリおよび前記設計データベー
スを得たその論理メモリの動作に必要とする残の回路情
報からシミュレーションモデルを作成する手段と、その
シミュレーションモデルを論理シミュレーションする手
段と、その論理シミュレーション結果を出力する手段と
を有している。
ス中にあるメモリチップ（以下、物理メモリと呼ぶ）を
グループ化して、シミュレーションモデル上回路設計者
がひとまとまりのメモリ空間として扱うメモリ （以下
、論理メモリと呼ぶ）を定義する論理メモリ定義記述を
人力する手段と、その論理メモリ定義記述と設計データ
ベース中のその定義記述の物理メモリについての情報と
から論理メモリ定義情報を作成する手段と、その論理メ
モリ定義情報を参照して状態値ファイルから所要の状態
値を読出して、論理メモリに状態値を設定する手段と、
その状態値設定手段理メモリおよび前記設計データベー
スを得たその論理メモリの動作に必要とする残の回路情
報からシミュレーションモデルを作成する手段と、その
シミュレーションモデルを論理シミュレーションする手
段と、その論理シミュレーション結果を出力する手段と
を有している。
第１図は、この発明の論理検証方式の一実施例を示すブ
ロック図である。
ロック図である。
入力手段１により外部より論理メモリのワード数、ビッ
ト数、使用する物理メモリ、そのアドレス対応などの論
理メモリ定義記述ａを入力する。
ト数、使用する物理メモリ、そのアドレス対応などの論
理メモリ定義記述ａを入力する。
論理メモリ定義手段２は人力手段ｌより論理メモリ定義
記述ａと、設計データベースＡがらその定義記述ａ中の
物理メモリ情報Ｃ（その物理メモリ特性、つまり負極性
メモリが否が、負極性アドレスであるか否かなど）とを
おのおの入力し、論理メモリと物理メモリとの対応を示
す論理メモリ定義情報ｄを作成する。状態値設定手段３
は論理メモリ定義情報ｄを参照して論理メモリの大きさ
に対応したひとつの状態値ファイルＢから状態値ｅを入
力し、論理メモリの状態値設定を行う。
記述ａと、設計データベースＡがらその定義記述ａ中の
物理メモリ情報Ｃ（その物理メモリ特性、つまり負極性
メモリが否が、負極性アドレスであるか否かなど）とを
おのおの入力し、論理メモリと物理メモリとの対応を示
す論理メモリ定義情報ｄを作成する。状態値設定手段３
は論理メモリ定義情報ｄを参照して論理メモリの大きさ
に対応したひとつの状態値ファイルＢから状態値ｅを入
力し、論理メモリの状態値設定を行う。
シミニレ−ジョンモデル作成手段４は状態値設定済の論
理メモリｆと設計データベースＡがら、その論理メモリ
ｆの動作実行に必要とする他の回路情ｆｌａｇとを入力
し、シミュレーションモデルｈを作成する。ンユミレー
ション手段５はシミュレーションモデルｈを入力し、論
理シミュレーションを行う、出力手段６はその論理シミ
ュレーション結果ｉを外部に出力する。
理メモリｆと設計データベースＡがら、その論理メモリ
ｆの動作実行に必要とする他の回路情ｆｌａｇとを入力
し、シミュレーションモデルｈを作成する。ンユミレー
ション手段５はシミュレーションモデルｈを入力し、論
理シミュレーションを行う、出力手段６はその論理シミ
ュレーション結果ｉを外部に出力する。
以上説明したように、この発明は、論理メモリ定義手段
を設けることにより、論理メモリに対する状態値設定が
自動的に行われ、メモリを含む論理回路の論理検証工数
を削減し、状態値ファイルの管理が容易になるという効
果がある。
を設けることにより、論理メモリに対する状態値設定が
自動的に行われ、メモリを含む論理回路の論理検証工数
を削減し、状態値ファイルの管理が容易になるという効
果がある。
第１図はこの発明の論理検証方式の一実施例を示すブロ
ック図である。
ック図である。
Claims (1)
- （１）メモリチップ（以下物理メモリと記す）を含む論
理回路に対する設計結果を記憶した設計データベースと
、 上記物理メモリの複数を１つのメモリ空間として設計さ
れたメモリ（以下そのメモリを論理メモリと記す）に記
憶されるべき状態値を記憶したファイルと、 上記論理メモリの物理メモリとの対応を示す論理メモリ
定義記述を入力する手段と、 その入力された論理メモリ定義記述の物理メモリに関す
るデータを上記設計データベースから読出して論理メモ
リと物理メモリとの対応を示す論理メモリ定義情報を作
成する手段と、 その論理メモリ定義情報を参照して上記状態値ファイル
を読出して上記論理メモリに状態値を設定する手段と、 その状態値設定済論理メモリおよび上記設計データベー
ス中のその論理メモリの状態値の実効に必要とする回路
情報とからシミュレーションモデルを作成する手段と、 そのシミュレーションモデルを論理シミュレーションす
る手段と、 その論理シミュレーション結果を出力する手段とから構
成される論理検証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152058A JPH0823832B2 (ja) | 1986-06-27 | 1986-06-27 | 論理検証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152058A JPH0823832B2 (ja) | 1986-06-27 | 1986-06-27 | 論理検証方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS638838A true JPS638838A (ja) | 1988-01-14 |
| JPH0823832B2 JPH0823832B2 (ja) | 1996-03-06 |
Family
ID=15532130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61152058A Expired - Fee Related JPH0823832B2 (ja) | 1986-06-27 | 1986-06-27 | 論理検証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823832B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243136A (ja) * | 1988-03-24 | 1989-09-27 | Hitachi Ltd | 論理シミュレーション方式 |
-
1986
- 1986-06-27 JP JP61152058A patent/JPH0823832B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243136A (ja) * | 1988-03-24 | 1989-09-27 | Hitachi Ltd | 論理シミュレーション方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823832B2 (ja) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699377B2 (ja) | ハードウエア論理シミユレータ | |
| JP6289751B2 (ja) | プログラム生成装置、プログラム生成方法及びプログラム生成プログラム | |
| US5960182A (en) | Hardware-software co-simulation system, hardware-software co-simulation method, and computer-readable memory containing a hardware-software co-simulation program | |
| JPH0230056B2 (ja) | ||
| JPH07507407A (ja) | 集積回路を開発するプロセスとテスト・プラットフォーム | |
| JPH0713654B2 (ja) | ハードウェアシミュレータ | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| CN116542207A (zh) | 电路版图的生成方法、装置、设备及存储介质 | |
| JPH0864681A (ja) | 集積回路シミュレータ及び集積回路のシミュレーション方法 | |
| JPS638838A (ja) | 論理検証方式 | |
| JP3212709B2 (ja) | ロジックシミュレーション装置 | |
| JP2585460B2 (ja) | テストデータ作成方法 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JPH0345580B2 (ja) | ||
| JPH0638268B2 (ja) | 論理検証システム | |
| JPS6311715B2 (ja) | ||
| JPH041856A (ja) | 情報処理装置 | |
| JP2850629B2 (ja) | 論理検証システム | |
| CN116522846A (zh) | 电路模块的封装方法、装置、设备及存储介质 | |
| JP3068893B2 (ja) | 論理回路設計装置 | |
| JPH021578A (ja) | 試験項目生成装置 | |
| JPS61177532A (ja) | 領域管理システム | |
| JPS61201347A (ja) | 論理シミユレ−シヨン装置 | |
| JPH03250225A (ja) | 論理シミュレーション環境設定方式 | |
| JPH05266124A (ja) | 論理回路シミュレーション用回路素子ライブラリの作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |