JPS638954A - 不揮発性メモリへの誤書き込み防止装置 - Google Patents
不揮発性メモリへの誤書き込み防止装置Info
- Publication number
- JPS638954A JPS638954A JP61152987A JP15298786A JPS638954A JP S638954 A JPS638954 A JP S638954A JP 61152987 A JP61152987 A JP 61152987A JP 15298786 A JP15298786 A JP 15298786A JP S638954 A JPS638954 A JP S638954A
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- noise
- power
- microprocessor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電気的に書き換え可能な不揮発性メモリへの
誤書き込み防止装置に関する。
誤書き込み防止装置に関する。
高度な信号処理をマイクロコンピュータが実行し、外部
機器との間でシステムを構成するようなマイクロコンピ
ュータシステムにあっては、ノイズによる誤動作を防ぐ
ノイズ対策が、設計上量も留意されるべき点の１つであ
る。
機器との間でシステムを構成するようなマイクロコンピ
ュータシステムにあっては、ノイズによる誤動作を防ぐ
ノイズ対策が、設計上量も留意されるべき点の１つであ
る。
このため、従来から電磁シールドによる積極的な対策の
ほかに、プリント配線板上での配線の引きまわし方法に
工夫を凝らす等といった極めてノウハウに属するような
対策をとることで、上記誤動作防止のための対応がなさ
れていた。
ほかに、プリント配線板上での配線の引きまわし方法に
工夫を凝らす等といった極めてノウハウに属するような
対策をとることで、上記誤動作防止のための対応がなさ
れていた。
これに対して、本出願人は、特願昭６０−１１６７２２
号において、ノイズ検出手段を設け、このノイズ検出手
段によってノイズを検出したとき、マイクロプロセッサ
をリセフトして、システム全体を停止するものを提供し
ている。
号において、ノイズ検出手段を設け、このノイズ検出手
段によってノイズを検出したとき、マイクロプロセッサ
をリセフトして、システム全体を停止するものを提供し
ている。
従来の誤書き込み防止装置は以上のように構成されてい
るので、ノイズ検出手段によってノイズを検出するたび
に、不揮発性メモリへの誤書き込みを防止するため、コ
ンピュータシステムをダウンさせなければならず、すべ
ての演算処理動作が停止するなどの問題点があった。
るので、ノイズ検出手段によってノイズを検出するたび
に、不揮発性メモリへの誤書き込みを防止するため、コ
ンピュータシステムをダウンさせなければならず、すべ
ての演算処理動作が停止するなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、外来の上記ノイズによって影響がでるのは、
マイクロプロセッサそのものよりも、むしろランダムア
クセスメモリやＥ”ＦＲＯＭなどの不揮発性メモリで、
これらに対する誤書き込みの発生によるシステム全体の
誤動作を防止することが重要であるところから、コンピ
ュータシステムにノイズが侵入した際に上記不揮発性メ
モリの電源をしゃ断することによって、この不揮発性メ
モリへの誤書き込みを確実に防止するようにした不揮発
性メモリへの誤書き込み防止装置を得ることを目的とす
る。
たもので、外来の上記ノイズによって影響がでるのは、
マイクロプロセッサそのものよりも、むしろランダムア
クセスメモリやＥ”ＦＲＯＭなどの不揮発性メモリで、
これらに対する誤書き込みの発生によるシステム全体の
誤動作を防止することが重要であるところから、コンピ
ュータシステムにノイズが侵入した際に上記不揮発性メ
モリの電源をしゃ断することによって、この不揮発性メ
モリへの誤書き込みを確実に防止するようにした不揮発
性メモリへの誤書き込み防止装置を得ることを目的とす
る。
この発明にかかる不揮発性メモリへの誤書き込み防止装
置は、不揮発性メモリ専用の電源とこの不揮発性メモリ
とを結ぶ電源回路にスイッチング回路を入れ、ノイズ検
出手段により検出した外来ノイズが設定値以上のとき、
上記スイッチング回路をしゃ断するようにするとともに
、コンピュータシステムへの電源投入時に、ラッチ手段
によって上記スイッチング回路を閉成させ、上記不揮発
性メモリに対してデータの書き換え要求ならびに上記ラ
ッチ手段の制御を、マイクロプロセッサによって実行す
るように構成したものである。
置は、不揮発性メモリ専用の電源とこの不揮発性メモリ
とを結ぶ電源回路にスイッチング回路を入れ、ノイズ検
出手段により検出した外来ノイズが設定値以上のとき、
上記スイッチング回路をしゃ断するようにするとともに
、コンピュータシステムへの電源投入時に、ラッチ手段
によって上記スイッチング回路を閉成させ、上記不揮発
性メモリに対してデータの書き換え要求ならびに上記ラ
ッチ手段の制御を、マイクロプロセッサによって実行す
るように構成したものである。
この発明におけるスイッチング回路は、システムにノイ
ズが侵入すると、ラッチ手段の出力にもとづいてオフと
なり、不揮発性メモリのみへの電源電圧の供給をしゃ断
する。このため、この不揮発性メモリはマイクロプロセ
ッサからバスを介して送出されるデータの書き換え要求
を受は付けず、この不揮発性メモリへの誤書き込みを防
止するように作用する。
ズが侵入すると、ラッチ手段の出力にもとづいてオフと
なり、不揮発性メモリのみへの電源電圧の供給をしゃ断
する。このため、この不揮発性メモリはマイクロプロセ
ッサからバスを介して送出されるデータの書き換え要求
を受は付けず、この不揮発性メモリへの誤書き込みを防
止するように作用する。
以下に、この発明の一実施例を図について説明する。第
１図において、１はノイズ検出手段、２はノイズ検出の
有無に応じてハイレベル、ローレベルの２値信号を出力
するラッチ手段、３はラッチ手段２の出力にもとづきオ
ン・オフ制御される、不揮発性メモリ用電源回路に入れ
たスイッチング回路、４はスイッチング回路３のオン時
に電源が供給される電気的に書き換え可能な不揮発性メ
モリ、５は不揮発性メモリへの電源回路の駆動モード判
別手段、６は駆動モード時にラッチ手段２にリセット信
号を出力するマイクロプロセッサである。
１図において、１はノイズ検出手段、２はノイズ検出の
有無に応じてハイレベル、ローレベルの２値信号を出力
するラッチ手段、３はラッチ手段２の出力にもとづきオ
ン・オフ制御される、不揮発性メモリ用電源回路に入れ
たスイッチング回路、４はスイッチング回路３のオン時
に電源が供給される電気的に書き換え可能な不揮発性メ
モリ、５は不揮発性メモリへの電源回路の駆動モード判
別手段、６は駆動モード時にラッチ手段２にリセット信
号を出力するマイクロプロセッサである。
第２図は第１図の詳細な回路のブロック接続図であり、
ノイズ検出手段１は分圧抵抗ｔｔ、ｔ２゜１３、コンデ
ンサ１４およびコンパレータ１５からなり、コンパレー
タ１５は入力端子へのノイズの有無に応じて、ハイレベ
ルまたはローレベルの信号を出力する。ラッチ手段２は
＋５Ｖを電源とするフリップフロップ１６からなり、電
源投入時のリセット入力により、出力状態を反転し、ハ
イレベルの信号を出力する。
ノイズ検出手段１は分圧抵抗ｔｔ、ｔ２゜１３、コンデ
ンサ１４およびコンパレータ１５からなり、コンパレー
タ１５は入力端子へのノイズの有無に応じて、ハイレベ
ルまたはローレベルの信号を出力する。ラッチ手段２は
＋５Ｖを電源とするフリップフロップ１６からなり、電
源投入時のリセット入力により、出力状態を反転し、ハ
イレベルの信号を出力する。
また、スイッチング回路は、フリ７プフツプ１６の出力
によりオン・オフするトランジスタ１７からなり、電源
（＋５Ｖ）と不揮発性メモリ４との間に、コレクタ、エ
ミツタを接続しである。１８はインバータ、１９は抵抗
である。マイクロプロセッサ６は不揮発性メモリの特定
のアドレスデータを読み込んで、これがあらかじめ定め
たデータに一致しているとき、不揮発性メモリ４に電源
が供給されていると判定し、逆に電源がしゃ断されてい
ると判断したときはラッチ手段２にリセットをかけ、ト
ランジスタ１７をオンするように動作する。２０．２１
は外部装置と、マイクロプロセッサ６と、不揮発性メモ
リ５とを結ぶデータバスおよびアドレスバス、２２．２
３は書き込み、読み出しを可能とするイネーブル信号ラ
イン、２４はトランジスタ１７のエミッタと不揮発性メ
モリ５とを結ぶ電源ラインである。次に動作について説
明する。まず、システムへの電源投入によって、マイク
ロプロセッサ６からのリセットパルスによりフリップフ
ロップ１６の出力はローレベルにラッチされ、トランジ
スタ３をオンにして、不揮発性メモリに電源を供給する
。ここで、システムにノイズが侵入すると、これがノイ
ズ検出回路ｌによって検出される。すなわち、ノイズ入
力がないときは、コンパレータ１５はハイレベルの信号
を出力し、あるレベル以上のノイズがあると、コンパレ
ータ１５はローレベルの信号を出力する。ラッチ手段２
は上記コンパレータ出力の立下がりで、ハイレベルの信
号をラッチ出力する。一方、上記ノイズがない場合には
、ローレベルの信号を出力する。上記ノイズがある場合
に、ラッチ手段２に得られるハイレベルの信号は、イン
バータ１８にて反転されて、トランジスタ１７のベース
に入力されるが、トランジスタ１７はオンとならない。
によりオン・オフするトランジスタ１７からなり、電源
（＋５Ｖ）と不揮発性メモリ４との間に、コレクタ、エ
ミツタを接続しである。１８はインバータ、１９は抵抗
である。マイクロプロセッサ６は不揮発性メモリの特定
のアドレスデータを読み込んで、これがあらかじめ定め
たデータに一致しているとき、不揮発性メモリ４に電源
が供給されていると判定し、逆に電源がしゃ断されてい
ると判断したときはラッチ手段２にリセットをかけ、ト
ランジスタ１７をオンするように動作する。２０．２１
は外部装置と、マイクロプロセッサ６と、不揮発性メモ
リ５とを結ぶデータバスおよびアドレスバス、２２．２
３は書き込み、読み出しを可能とするイネーブル信号ラ
イン、２４はトランジスタ１７のエミッタと不揮発性メ
モリ５とを結ぶ電源ラインである。次に動作について説
明する。まず、システムへの電源投入によって、マイク
ロプロセッサ６からのリセットパルスによりフリップフ
ロップ１６の出力はローレベルにラッチされ、トランジ
スタ３をオンにして、不揮発性メモリに電源を供給する
。ここで、システムにノイズが侵入すると、これがノイ
ズ検出回路ｌによって検出される。すなわち、ノイズ入
力がないときは、コンパレータ１５はハイレベルの信号
を出力し、あるレベル以上のノイズがあると、コンパレ
ータ１５はローレベルの信号を出力する。ラッチ手段２
は上記コンパレータ出力の立下がりで、ハイレベルの信
号をラッチ出力する。一方、上記ノイズがない場合には
、ローレベルの信号を出力する。上記ノイズがある場合
に、ラッチ手段２に得られるハイレベルの信号は、イン
バータ１８にて反転されて、トランジスタ１７のベース
に入力されるが、トランジスタ１７はオンとならない。
つまり、ノイズがあるときは、スイッチが開いた状態と
なり、電源から不揮発性メモリ５への電圧の供給がしゃ
断される。一方、ノイズがない場合には、インバータ１
８の出力はハイレベルの信号であるため、トランジスタ
１７はオンとなって、不揮発性メモリ５への電源の供給
が可能になっている。つまり、システムの動作中にノイ
ズが侵入した場合には、不揮発性メモリ５への電源が断
たれて、上記ノイズによる誤書き込みを防止する。
なり、電源から不揮発性メモリ５への電圧の供給がしゃ
断される。一方、ノイズがない場合には、インバータ１
８の出力はハイレベルの信号であるため、トランジスタ
１７はオンとなって、不揮発性メモリ５への電源の供給
が可能になっている。つまり、システムの動作中にノイ
ズが侵入した場合には、不揮発性メモリ５への電源が断
たれて、上記ノイズによる誤書き込みを防止する。
なお、マイクロプロセッサ６が不揮発性メモリにアクセ
スするときは、この不揮発性メモリの特定のアドレスデ
ータを読み込む。このアドレスにはｒＯ，ＯＪおよびｒ
ｌ、ＩＪ基以外特定データが書き込まれ、上記読み込ん
だアドレスデータが所定のデータと一致していれば、不
揮発性メモリ５には電源が供給されていると、マイクロ
プロセッサ６で確実に判断し、処理を実行する。
スするときは、この不揮発性メモリの特定のアドレスデ
ータを読み込む。このアドレスにはｒＯ，ＯＪおよびｒ
ｌ、ＩＪ基以外特定データが書き込まれ、上記読み込ん
だアドレスデータが所定のデータと一致していれば、不
揮発性メモリ５には電源が供給されていると、マイクロ
プロセッサ６で確実に判断し、処理を実行する。
一方、−敗していなければ、上記電源がしゃ断されてい
ると判定して、復電処理（上記リセット）を行った後、
不揮発性メモリ５にアクセスを行う。
ると判定して、復電処理（上記リセット）を行った後、
不揮発性メモリ５にアクセスを行う。
また、不揮発性メモリ５のデータを読み取るときは、マ
イクロプロセッサ６は■端子からリード信号を不揮発性
メモリ５の百百端子に送出する。
イクロプロセッサ６は■端子からリード信号を不揮発性
メモリ５の百百端子に送出する。
そして、アドレスデータやメモリデータのやりとりはア
ドレスバス２１、データバス２０をそれぞれ使用して行
なわれる。また、不揮発性メモリ５へのデータの書き込
みは、マイクロプロセッサ６がＷＲ端子からライト信号
を、不揮発性メモリ５のＷＲ端子に送出することによっ
て行われる。
ドレスバス２１、データバス２０をそれぞれ使用して行
なわれる。また、不揮発性メモリ５へのデータの書き込
みは、マイクロプロセッサ６がＷＲ端子からライト信号
を、不揮発性メモリ５のＷＲ端子に送出することによっ
て行われる。
なお、上記のように特定のアドレスにｒＯ，ＯＪ。
ｒｌ、ＩＪ基以外所定のデータをもたせることで、不揮
発性メモリ５への電源供給の有無をチェックできるのは
、不揮発性メモリ５への電源しゃ断により、データバス
が高インピーダンスになり、データバスの電位が安定せ
ず、不用意にマイクロプロセッサ６に過大な電流が流れ
る可能性があるものの、データバス２０を例えば＋５■
のハイレベルの電位にプルアップしたり、ローレベルに
プルダウンすることで、電源しゃ断時に、すべてのメモ
リデータはすべてｒｌ、Ｎまたはｒｏ、ＯＪにして、こ
れら以外のデータを特定アドレスに入れておけば、デー
タの不一致時に、電源しゃ断を検知できるからである。
発性メモリ５への電源供給の有無をチェックできるのは
、不揮発性メモリ５への電源しゃ断により、データバス
が高インピーダンスになり、データバスの電位が安定せ
ず、不用意にマイクロプロセッサ６に過大な電流が流れ
る可能性があるものの、データバス２０を例えば＋５■
のハイレベルの電位にプルアップしたり、ローレベルに
プルダウンすることで、電源しゃ断時に、すべてのメモ
リデータはすべてｒｌ、Ｎまたはｒｏ、ＯＪにして、こ
れら以外のデータを特定アドレスに入れておけば、デー
タの不一致時に、電源しゃ断を検知できるからである。
また、マイクロプロセッサ６が不揮発性メモリ５の電源
状態を知るための手段として、ラッチ手段２の出力を点
線で示すように、マイクロプロセッサ６の入力ポートに
入れて、不揮発性メモリ５にアクセスする前に、入力ポ
ートの値をチェ・ンクする方法や、ラッチ手段２の出力
をマイクロプロセッサ６の割り込み入力に接続し、上記
電源しゃ断時に割り込み処理プログラムを起動して、マ
イクロプロセッサ６内のメモリに停電フラッグを立て、
上記アクセス前にそのフラッグの状態をチェックする方
法などが考えられる。
状態を知るための手段として、ラッチ手段２の出力を点
線で示すように、マイクロプロセッサ６の入力ポートに
入れて、不揮発性メモリ５にアクセスする前に、入力ポ
ートの値をチェ・ンクする方法や、ラッチ手段２の出力
をマイクロプロセッサ６の割り込み入力に接続し、上記
電源しゃ断時に割り込み処理プログラムを起動して、マ
イクロプロセッサ６内のメモリに停電フラッグを立て、
上記アクセス前にそのフラッグの状態をチェックする方
法などが考えられる。
以上のように、この発明によれば、システムにノイズが
侵入した際に、これを検知することによってスイッチン
グ回路をしゃ断し、不揮発性メモリに対する電源の供給
を停止するように構成したので、不揮発性メモリはマイ
クロプロセッサからバスを介して送出されるデータの書
き換え要求を受は付けないようにすることができ、従っ
て、この不揮発性メモリの誤書き込みが有効に防止でき
るものが得られる効果がある。
侵入した際に、これを検知することによってスイッチン
グ回路をしゃ断し、不揮発性メモリに対する電源の供給
を停止するように構成したので、不揮発性メモリはマイ
クロプロセッサからバスを介して送出されるデータの書
き換え要求を受は付けないようにすることができ、従っ
て、この不揮発性メモリの誤書き込みが有効に防止でき
るものが得られる効果がある。
第１図はこの発明の一実施例による不揮発性メモリへの
誤書き込み防止装置のブロック接続図、第２図は同じく
より詳細な回路図である。 １はノイズ検出手段、２はランチ手段、３はスイツチン
グ回路、４は不揮発性メモリ、６はマイクロプロセッサ
。 第 １ 図
誤書き込み防止装置のブロック接続図、第２図は同じく
より詳細な回路図である。 １はノイズ検出手段、２はランチ手段、３はスイツチン
グ回路、４は不揮発性メモリ、６はマイクロプロセッサ
。 第 １ 図
Claims (1)
- 不揮発性メモリ専用の電源と、この電源と上記不揮発性
メモリとを結ぶ電源回路に入れたスイッチング回路と、
システムへの外来ノイズを検出してそのノイズレベルが
設定値以上のとき、上記スイッチング回路をしゃ断させ
るノイズ検出手段と、上記スイッチング回路をコンピュ
ータシステムへの電源投入時に閉成させるラッチ手段と
、上記不揮発性メモリに対してデータの書き換え要求な
らびに上記ラッチ手段を制御するマイクロプロセッサと
を備えた不揮発性メモリへの誤書き込み防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152987A JPS638954A (ja) | 1986-06-30 | 1986-06-30 | 不揮発性メモリへの誤書き込み防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152987A JPS638954A (ja) | 1986-06-30 | 1986-06-30 | 不揮発性メモリへの誤書き込み防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS638954A true JPS638954A (ja) | 1988-01-14 |
Family
ID=15552482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61152987A Pending JPS638954A (ja) | 1986-06-30 | 1986-06-30 | 不揮発性メモリへの誤書き込み防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS638954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498721A (en) * | 1993-07-08 | 1996-03-12 | Sumitomo Chemical Company, Limited | Process for producing thiophene derivatives |
-
1986
- 1986-06-30 JP JP61152987A patent/JPS638954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498721A (en) * | 1993-07-08 | 1996-03-12 | Sumitomo Chemical Company, Limited | Process for producing thiophene derivatives |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03248249A (ja) | Ｉｃメモリカード | |
| WO2002054257A2 (en) | Method and apparatus for sharing an interrupt between disk drive interfaces | |
| JPS638954A (ja) | 不揮発性メモリへの誤書き込み防止装置 | |
| JPH0822422A (ja) | メモリ装置 | |
| US20030169624A1 (en) | Microcomputer with nonvolatile memory protected against false erasing or writing | |
| US5652837A (en) | Mechanism for screening commands issued over a communications bus for selective execution by a processor | |
| KR930011347B1 (ko) | 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로 | |
| JPS638955A (ja) | 不揮発性メモリへの誤書き込み防止装置 | |
| JP2517540Y2 (ja) | Ｉｃカード | |
| US4866662A (en) | Memory connected state detecting circuit | |
| JPS6014362A (ja) | 半導体メモリ | |
| JPH0334196A (ja) | 不揮発性メモリ回路 | |
| JPH0553874A (ja) | 暴走検出回路 | |
| JPH02224138A (ja) | 情報処理装置の再開方式 | |
| JPS63229697A (ja) | デ−タ書込制御方式 | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 | |
| JPS61228544A (ja) | 書込保護方式 | |
| JPH06231002A (ja) | マイクロコンピュータ | |
| JPS61292756A (ja) | プログラムデバツク補助回路 | |
| JPH01102658A (ja) | ファイル書込みバックアップ方式 | |
| JP2000207235A (ja) | 情報処理装置 | |
| JPH0264726A (ja) | 外部メモリ装置を接続する情報処理装置 | |
| JPH02214945A (ja) | 試験可能化信号を発生する試験モード可能化回路 | |
| JPS6162142A (ja) | 入出力制御装置 | |
| JPS63116250A (ja) | メモリ制御回路 |