JPS6394689A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は電界効果トランジスタに関し、特にヒ化ガリウ
ムに代表される化合物半導体を用いた電界効果トランジ
スタに関する。

〔従来の技術〕

従来の電界効果トランジスタは、シリコンを基板とする
ものが圧倒的に多く、ヒ化ガリウム（以下、ＧａＡｓと
称す）を基板として用いたものは実用的にまだ少ないの
が現状である。

このＧａＡｓを代表とする化合物半導体はシリコンに比
べて大きな電子移動度を有することに特長があり、特に
これを超高速集積回路に応用する研究開発が活発に行わ
れている。このＧａＡｓを用いた集積回路の能動素子と
しては、ショットキーパリアゲ−１〜型電界効果トラン
ジスタ（ＭＥＳＦＥＴ）または接合ゲート型電界効果ト
ランジスタ（ＪＦＥＴ）が用いられている。この二つの
型の電界効果トランジスタともゲート電極の下の空乏領
域の厚さを制御することでは同じであり、相違点は制御
する物理的原理が異なるだけであるため、以下の説明で
は前者のショットキーバリアゲート型電界効果トランジ
スタ（尚、詳しくは特開昭５９−１４７４６４号公報参
照）を例にとり述べる。

第３図は前記公報に記載されているような従来の一例を
説明するためのＭＥＳＦＥＴの断面図である。

第３図に示すように、半絶縁性ＧａＡｓ基板１１表面に
ｎ型不純物からなるチャネル領域１２を形成し、その上
にショットキーゲート電極（以下、ゲート電極と称す）
１３を被着する。次に、ゲート電極１３を除く基板１１
の表面領域からｎ型不純物をイオン注入してチャネル領
域１２とは逆導電型の不純物領域１５−．１５ｂを形成
する。更に、この不純物領域１５ｍ、１５ｂの内部に且
つ一方の端がゲーＩ・電極１３に接近して、チャネル領
域１２よりもキャリア密度の高いｎ型不純物領域１６−
．１６ｂをゲーＩ−電極１３以外の電極用領域として形
成し、このｎ型不純物領域１６ａ、１６ｂの上にオーム
性金属によりソース電ｇ！１８およびドレイン電極１９
を被着する。この不純物領域１５−．１５ｂおよびｎ型
不純物領域１６．．１６ｂはゲート電極１３に対して自
己整合的に形成し、ＭＥＳＦＥＴとして仕上げる。

なお、この従来例ではアニール処理においてｎ型不純物
よりもｎ型不純物のほうが拡散しやすいことを利用して
いる。

かかる従来のＭＥＳＦＥＴｉＪｌ造においては、ｎを不
純物領域１６．．１６ｂを囲むようにｐ型の不純物領域
１５−．１５ｂを設けることによりｎｐ逆接合を形成す
るので、高抵抗基板中への熱電子放出を防ぎ且つトレイ
ンコンダクタンスおよび相互コンダクタンスの双方を改
善しようとしている。

〔発明が解決しようとする問題点〕

上述したＭＥＳＦＥＴの構造においては、ゲート電極と
高濃度なｎ型不純物領域との間に大きな間隔をもたせ、
ゲート逆耐圧とドレイン耐圧とを向上させている。

しかしながら、半導体素子の表面には表面準位があり、
チャネル領域の不純物濃度が高いデプレッション型のＭ
ＥＳＦＥＴの場合には前記間隔は大きくても問題は少な
いが、一方不純物濃度が低いエンハンスメント型のＭ　
Ｅ　Ｓ　Ｆ　Ｅ　Ｔの場合にはこの間隔に表面空乏領域
が発生して電極間抵抗が大きくなるという問題がある。

また、このＭＥＳＦＥＴの構造では高濃度なｎ型不純物
領域を囲むようにｎ型不純物領域を設けているため、ゲ
ート電極と高濃度なｎ型不純物領域の間のｎ型不純物領
域が広がった部分のチャネル領域はキャリア不純物濃度
が下がることになる。従って、表面準位の影響がさらに
大きく且つ上述のように電極間抵抗が大となるなめ、相
互コンダクタンスｇ、のゲートしきい電圧７丁の櫟準偏
差σＶＴなどのトランジスタ特性が劣化するという問題
がある。

本発明の目的は、上述のゲートしきい電圧ＶＴの浅いエ
ンハンスメン１〜型ＭＥＳＦＥＴにおいても相互コンダ
クタンスｇ、やトレインコンダクタンスｇａなどのトラ
ンジスタ特性が良好な且つ均一性の度合の高い特性を有
する電界効果トランジスタを提供することにある。

〔問題点を解決するための手段） 本発明の電界効果１−ランジスタは、半絶縁性半導体基
板表面に選択的に形成した一導電型のチャネル領域と、
前記チャネル領域の上に被着されるゲート電極と、前記
チャネル層領域を除く前記基板表面から内部に設けた逆
導電型の不純物領域と、前記グー１−電極の下面の両端
より離れ且つ前記逆導電型の不純物領域に囲まれるよう
に形成し、前記チャネル領域のキャリア密度よりも高い
キャリア密度を有する一導電型の第一濃度不純物領域（
高濃度不純物領域〉と、前記ゲート電極の下面の両端お
よび前記チャネル領域の両側から前記第一濃度不純物領
域に至り且つ前記チャネル領域のキャリア密度よりも高
く前記第一濃度不純物領域のキャリア密度よりも低いキ
ャリア密度を有する一導電型の第二濃度不純物領域（中
濃度不純物領域）と、前記第一濃度不純物領域の上にオ
ーム性金属により被着形成したソース電極およびドレイ
ン電極とを含んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を説明するための電界効果ト
ランジスタ（以下、ＦＥＴと称す）の断面図である。

第１図に示ずように、半絶縁性ＧａＡｓ基板１（以下、
基板１と称す）の表面に形成したキャリア密度Ｎ＝３Ｘ
　１０’　７ｃｍ−３，深さｄ＝０．０７μｍのｎ型チ
ャネル領域２と、この表面ヒに被着するゲート長０．５
μｍのＷ　Ｓ　ｉ　Ｘのゲート電極３と、このゲート電
極３からほぼ０．３μｍｐｌＩれ、イオン注入して形成
するキャリア密度Ｎ％−６Ｘ　１０”　ｃｍ−３，深さ
ｄ＝０．５μｍのｐ型不純物領域５−．５ｂと、ソース
およびドレイン電極形成用に、このｐ型不純物領域５．
。

５ｂの上にゲーＩ・電極３からほぼ０．３〜１μｍ離れ
てイオン注入法により形成するキャリア密度Ｎｚ１Ｘ１
０”ｃｍ−”、深さｄ＝０．３μｍのｎ型高濃度不純物
領域６−．６ｂと、ゲーＩ・電極３の両側にｎ型高濃度
不純物領域６−．６ｂと同様にイオン注入法により形成
するキャリア密度Ｎ　ユ８×ｌ　Ｑ　ｔ　７　ｃ　ｍ　
−３，深さｄ＝０　、　１　μｍのｎ型中濃度不純物領
域７．．７ｂと、上述のｐ型不純物領域５−．５ｂによ
って囲まれたｎ型高濃度不純物領域６−．６ｂの表面に
オーム性金属により被着するソース電極８およびドレイ
〉′電極９とを含み、ＦＥＴとして仕上げる。

次に、本発明のＦＥＴを製造する具体的工程について、
第２図（ａ）〜（ｄ）を参照して詳しく説明する。

第２図（ａ）〜（ｄ）は本発明のＦＥＴを製造するため
の工程順に示した素子の断面図である。

第２図（ａ）に示すように、基板１にホトレジスト膜パ
ターンをマスクにしてＳｉイオンを加速エネルギーＥａ
＝３０ｋｅＶ、注入ドーズ量Φ＝３．０ＸＩＯ’　２ｃ
ｍ−２で注入し、ｎ型チャネル領域２を形成する。この
ｎ型チャネル領域２の表面にＷＳｉｘをスパッタ蒸着し
、ドライエツチングして厚さ０．５μｍ、ゲート長０．
５μｍのゲート電極３を形成する。

次に、第２図（ｂ）に示すように、酸化シリコン膜から
なる側壁４を用い、ゲート電極３がらほぼ０．３μｍ離
してＢｅイオンを加速エネルギーＥａ＝８０ｋｅＶ、注
入ドーズ量Φ＝５．０Ｘ１０”ｃｍ−２で注入してｐ型
不純物領域５．。

５ｂを形成する。次に、Ｓｉイオンを加速エネルギーＥ
ａ＝１００ｋｅＶ、注入ドーズ量Φ＝３゜０ＸＩ　Ｏ”
　ｃｍ−２で注入し、一方の端がゲート電極３から０．
３〜１μｍ離れるようにｎ型高濃度不純物領域６−．６
ｂを形成する。

次に、第２図（ｃ）に示すように、側壁４をドライエツ
チングして除去し、ゲート電極３に接してＳｉ、イオン
を加速エネルギーＥａ＝３０ｋｅＶ。

注入ドーズ量Φ＝５．０×１０１２ｃｍ−２で注入しｎ
型中濃度不純物領域７−．７ｂを形成する。

ここで、８００℃、２０分のアニール処理を施しイオン
注入したチャネル領域２．１）型不純物離領域５−．５
ｂおよび各濃度の異なる不純物領域を活性化する。

次に、第２図（ｄ＞に示すように、ｎ型高濃度不純物領
域６−．６ｂの上にオーム性金属（ＡｕＧｅＮｉ）から
なるソース電極８およびトレイン電極９をスパッタ蒸着
等により設けてＦ）ΣＴが形成される。

ここで、本発明の中濃度不純物領域７．．７ｂを有する
ＦＥＴと従来のＦＥＴとを比較する。まづ、ゲートしき
い電圧■Ｔについては、どちらも約０．２Ｖで同等であ
るが、ＦＥＴの性能を表わす指数、すなわち相・互コン
ダクタンスに関するに値（９ｇ、、／θ２Ｖｏ）、およ
びトレインコンダクタンスｇｄに関するγ値（−９Ｖ　
ｔ　／　ａ　Ｖ　ｏ　）については、本発明のＦＥＴか
に二３００ｍ５／Ｖ　ｍ　ｍ　、γユ０．０１５である
のに対し、従来のＦＥＴはに＝１２０ｍＳ／Ｖｍｍ、ｒ
＝０．０１２であり、本発明におけるに値が大幅に向上
している。次に、ゲートしきい電圧■Ｔの標準偏差σＶ
Ｔについては、本発明のＦＥＴが約５０ｍＶであるのに
対し、従来のＦＥＴは約８０ｍＶであり、均一性の点で
も本発明の方かすぐれている。

上述の実施例においては、−導電型のチャネル領域２を
ｎ型とし、逆導電型の不純物領域５３゜５ｂｔ！−ｐ型
として説明したが、このチャネル領域をｐ型とし、逆導
電型の不純物領域をｎ型として置き換えても同様に本発
明を実施することができる。

また、上述の実施例においては、−導電型チャネル領域
２を、イオン注入法により形成したが、この池の分子線
結晶成長法などにより形成してもよいことはいうまでも
ない。

更に、上述の実施例においては、高濃度不純物領域の一
端をゲーＩ−電極の下からほぼ０．３ノ１ｍ離れるよう
に形成した例で説明したが、実際には下限値については
０．２μｍ程度までならば本発明を同様に実施すること
ができる。

〔発明の効果〕

以上説明したように、本発明はグー１〜電極の下の半絶
縁性半導体基板表面に設けられた一導電型のチャネル領
域と高濃度不純物領域との間に中濃度不純物領域を設け
ることにより、ゲートシきい電圧ＶＴの浅いエンハンス
メント型電界効果トランジスタの相互コンダクタンスｇ
、とトレインコンダクタンスｇｄとを向上させるととも
に、デー１−シきい電圧■↑の均一性をも改善する効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための電界効果ト
ランジスタの断面図、第２図（ａ）〜（ｄ）は本発明の
電界効果トランジスタを製造するための工程順に示した
素子の断面図、第３図は従来の一例を説明するための電
界効用トランジスタの断面図である。 ■・・・半絶縁性ＧａＡｓ基板（半導体基板）、２・・
・−導電型チャネル領域、３・・・ゲート電極、４・・
・側壁、５ａ、５ｂ・・・逆導電型不純物領域、６ユ、
６ｂ・・・−導電型第一濃度不純物領域（高濃度不純物
領域）、７−．７ｂ・・・−導電型第二濃度不純物領域
（中濃度不純物領域）、８扁１　図 ／、５ １５３凹

Claims (1)

1. 【特許請求の範囲】 １、半絶縁性半導体基板表面に選択的に形成した一導電
   型のチャネル領域と、前記チャネル領域の上に被着され
   るゲート電極と、前記チャネル層領域を除く前記基板表
   面から内部に設けた逆導電型の不純物領域と、前記ゲー
   ト電極の下面の両端より離れ且つ前記逆導電型の不純物
   領域に囲まれるように形成し、前記チャネル領域のキャ
   リア密度よりも高いキャリア密度を有する一導電型の第
   一濃度不純物領域と、前記ゲート電極の下面の両端およ
   び前記チャネル領域の両側から前記第一濃度不純物領域
   に至り且つ前記チャネル領域のキャリア密度よりも高く
   前記第一濃度不純物領域のキャリア密度よりも低いキャ
   リア密度を有する一導電型の第二濃度不純物領域と、前
   記第一濃度不純物領域の上にオーム性金属により被着形
   成したソース電極およびドレイン電極とを含むことを特
   徴とする電界効果トランジスタ。 ２、第一濃度不純物領域の一方の端をゲート電極の下面
   の両端よりほぼ０．２〜１μｍの範囲で離れた所に形成
   した特許請求の範囲第１項記載の電界効果トランジスタ
   。