JPS6410125B2 - - Google Patents
Info
- Publication number
- JPS6410125B2 JPS6410125B2 JP55065382A JP6538280A JPS6410125B2 JP S6410125 B2 JPS6410125 B2 JP S6410125B2 JP 55065382 A JP55065382 A JP 55065382A JP 6538280 A JP6538280 A JP 6538280A JP S6410125 B2 JPS6410125 B2 JP S6410125B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- output
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 238000009499 grossing Methods 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
Landscapes
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
本発明は信号圧縮器と信号伸長器とを備えた雑
音低減装置に関する。
音低減装置に関する。
従来から、ある特定な通信系あるいは特定な記
録・再生系のＳ／Ｎ比を改善するため、その系に
信号圧縮器と信号伸長器とを備えた雑音低減装置
を用いることが知られている。
録・再生系のＳ／Ｎ比を改善するため、その系に
信号圧縮器と信号伸長器とを備えた雑音低減装置
を用いることが知られている。
特に信号圧縮器の回路構成部品と信号伸長器の
回路構成部品とを共通に使用し、モードスイツチ
の切換えによつて信号圧縮器の機能と信号伸長器
の機能とを切換えることが可能な雑音低減装置が
リサイテイ・オブ・エレクトロニツク・アンド・
ラジオ・テクニシアン誌 第８巻 1974年５／６
月号によつて提案されている。
回路構成部品とを共通に使用し、モードスイツチ
の切換えによつて信号圧縮器の機能と信号伸長器
の機能とを切換えることが可能な雑音低減装置が
リサイテイ・オブ・エレクトロニツク・アンド・
ラジオ・テクニシアン誌 第８巻 1974年５／６
月号によつて提案されている。
第１図は、この切換可能型信号圧縮器／信号伸
長器の回路ブロツク図を示している。この種の切
換可能型信号圧縮器／信号伸長器は、ドルビーＢ
型ノイズ・リダクシヨン・システムとして当業者
間で周知のものである（ドルビーという言葉は、
ドルビー研究所の登録商標である）。
長器の回路ブロツク図を示している。この種の切
換可能型信号圧縮器／信号伸長器は、ドルビーＢ
型ノイズ・リダクシヨン・システムとして当業者
間で周知のものである（ドルビーという言葉は、
ドルビー研究所の登録商標である）。
このドルビーＢ型ノイズ・リダクシヨン・シス
テムを信号圧縮器に切換えることによつて、この
システムはエンコーダとなる。信号圧縮器（エン
コーダ）は入力信号が録音テープに記録される前
に、この入力信号のダイナミツクレンジを圧縮す
る。このシステムは信号伸長器に切換ることによ
つて、このシステムはデコーダとなる。信号伸長
器（デコーダ）は入力信号に対するダイナミツク
レンジの直線性をもとに戻す。記録／再生プロセ
ス中に導入される雑音は相当に減少され、従つて
信号圧縮器−信号伸長器の組合せは雑音低減装置
として作用する。
テムを信号圧縮器に切換えることによつて、この
システムはエンコーダとなる。信号圧縮器（エン
コーダ）は入力信号が録音テープに記録される前
に、この入力信号のダイナミツクレンジを圧縮す
る。このシステムは信号伸長器に切換ることによ
つて、このシステムはデコーダとなる。信号伸長
器（デコーダ）は入力信号に対するダイナミツク
レンジの直線性をもとに戻す。記録／再生プロセ
ス中に導入される雑音は相当に減少され、従つて
信号圧縮器−信号伸長器の組合せは雑音低減装置
として作用する。
ドルビーＢ型ノイズ・リダクシヨン・システム
では、通例200Hzの周波数値よりも高い信号成分
に対して信号圧縮／信号伸長の動作が行なわれ
る。
では、通例200Hzの周波数値よりも高い信号成分
に対して信号圧縮／信号伸長の動作が行なわれ
る。
次に第１図の回路ブロツクを参照して、周知の
エンコーダ／デコーダについて詳細に説明する。
エンコーダ／デコーダについて詳細に説明する。
第１図に示した雑音低減装置は入力端子T1と
出力端子T2との間のメイン・パスlmと、エンコ
ーダ／デコーダ切換えのためのモードスイツチ
SWと出力端子T2との間のサイド・パスlsとを有
する。
出力端子T2との間のメイン・パスlmと、エンコ
ーダ／デコーダ切換えのためのモードスイツチ
SWと出力端子T2との間のサイド・パスlsとを有
する。
メイン・パスlm上には結合回路１０、反転器
１１が配置されている。
１１が配置されている。
サイド・パスls上には可変フイルタ１２、信号
増幅器１３、制御増幅器１４、整流器・平滑回路
１５、オーバーシユート・サプレツサ１６が配置
されている。
増幅器１３、制御増幅器１４、整流器・平滑回路
１５、オーバーシユート・サプレツサ１６が配置
されている。
モードスイツチSWが端子T3に接続されている
場合は、この回路ブロツクはエンコーダとなる。
メイン・パスlm上の結合回路１０と反転器１１
との線形増幅を実行する。
場合は、この回路ブロツクはエンコーダとなる。
メイン・パスlm上の結合回路１０と反転器１１
との線形増幅を実行する。
可変フイルタ１２は、整流器・平滑回路１５に
よつて発生される制御信号Scに応じて200Hz以上
の周波数の信号成分に対する伝達量を変化させ
る。より詳しく説明すると可変フイルタ１２、信
号増幅器１３、制御増幅器１４、整流器・平滑回
路１５のループによつてモードスイツチSWの共
通端子T5における入力信号のレベルが低下する
と可変フイルタ１２よりの伝達量が増加する。故
に、入力信号レベルの低下に従つてサイド・パス
ls上の200Hz以上の周波数の信号成分は増加する。
よつて発生される制御信号Scに応じて200Hz以上
の周波数の信号成分に対する伝達量を変化させ
る。より詳しく説明すると可変フイルタ１２、信
号増幅器１３、制御増幅器１４、整流器・平滑回
路１５のループによつてモードスイツチSWの共
通端子T5における入力信号のレベルが低下する
と可変フイルタ１２よりの伝達量が増加する。故
に、入力信号レベルの低下に従つてサイド・パス
ls上の200Hz以上の周波数の信号成分は増加する。
回路ブロツクがエンコーダに構成されている場
合は、サイド・パスls上の信号はメイン・パスlm
上の信号に加算される。従つて、第２図の振幅−
周波数特性に示すように200Hz以上の信号成分は
信号レベルの低下に従つて次第に大きな振幅値を
もつようになる。
合は、サイド・パスls上の信号はメイン・パスlm
上の信号に加算される。従つて、第２図の振幅−
周波数特性に示すように200Hz以上の信号成分は
信号レベルの低下に従つて次第に大きな振幅値を
もつようになる。
一方、モールドスイツチSWが端子T4に接続さ
れている場合は、この回路ブロツクはデコーダと
なる。メイン・パスlm上の反転器１１は信号反
転器として構成されおりモードスイツチSWの共
通端子T5にはこの反転器１１の出力端子が印加
されるので、サイド・パスls上には入力端子T1に
印加された入力信号と反対位相の信号が供給され
るようになる。従つて、サイド・パスls上の信号
はメイン・パスlm上の信号から減算されるので、
デコーダの出力信号の振幅−周波数特性において
は200Hz以上の信号成分は信号レベルの低下に従
つて次第に小さな振幅値を有するようになる。
れている場合は、この回路ブロツクはデコーダと
なる。メイン・パスlm上の反転器１１は信号反
転器として構成されおりモードスイツチSWの共
通端子T5にはこの反転器１１の出力端子が印加
されるので、サイド・パスls上には入力端子T1に
印加された入力信号と反対位相の信号が供給され
るようになる。従つて、サイド・パスls上の信号
はメイン・パスlm上の信号から減算されるので、
デコーダの出力信号の振幅−周波数特性において
は200Hz以上の信号成分は信号レベルの低下に従
つて次第に小さな振幅値を有するようになる。
オーバーシユート・サプレツサ１６は、可変フ
イルタ１２に印加される端子間電圧の振幅値を制
限する。もしこのオーバーシユート・サプレツサ
１６が配置されていないと、高レベルの過渡信号
には不所望な変化が生じる。
イルタ１２に印加される端子間電圧の振幅値を制
限する。もしこのオーバーシユート・サプレツサ
１６が配置されていないと、高レベルの過渡信号
には不所望な変化が生じる。
一方、本願発明者の検討によつて、従来より公
知の切換可能型信号圧縮器／伸長器はサイド・パ
ス上に配置された整流器・平滑回路１５の検波特
性のバラツキが大きいことが見い出された。特に
この欠点は、信号増幅器１３の出力端子と制御増
幅器１４の入力端子とはDC結合した場合にさら
に助長される。モノリシツク半導体集積回路にお
いては、端子数の低減がコスト低減の観点から要
求されるので、回路間のDC結合が強く要求され
る。しかしながら、このようなDC結合によつて
も種々の回路特性は、設計目標値に対して許容範
囲から逸脱しないことが要求される。
知の切換可能型信号圧縮器／伸長器はサイド・パ
ス上に配置された整流器・平滑回路１５の検波特
性のバラツキが大きいことが見い出された。特に
この欠点は、信号増幅器１３の出力端子と制御増
幅器１４の入力端子とはDC結合した場合にさら
に助長される。モノリシツク半導体集積回路にお
いては、端子数の低減がコスト低減の観点から要
求されるので、回路間のDC結合が強く要求され
る。しかしながら、このようなDC結合によつて
も種々の回路特性は、設計目標値に対して許容範
囲から逸脱しないことが要求される。
本願発明者の研究によれば、公知技術の上述の
欠点は信号増幅器１３と制御増幅器１４とが縦続
接続されていることによつて、信号増幅器１３の
出力端子におけるDCオフセツト電圧と制御増幅
器１４の入力端子におけるDCオフセツト電圧と
が整流器・平滑回路１５の動作点の不所望なバラ
ツキを与えることに起因することが明らかになつ
た。
欠点は信号増幅器１３と制御増幅器１４とが縦続
接続されていることによつて、信号増幅器１３の
出力端子におけるDCオフセツト電圧と制御増幅
器１４の入力端子におけるDCオフセツト電圧と
が整流器・平滑回路１５の動作点の不所望なバラ
ツキを与えることに起因することが明らかになつ
た。
従つて本願発明の目的とするところは、回路間
のDC結合によつて回路特性の設計目標値よりの
逸脱の小さな切換可能型信号圧縮器／信号伸長器
を提供することにある。
のDC結合によつて回路特性の設計目標値よりの
逸脱の小さな切換可能型信号圧縮器／信号伸長器
を提供することにある。
本願発明に従つた実施形態の基本的特徴によれ
ば、サイド・パス上の制御増幅器の入力端子は信
号増幅器の出力端子にDC結合されるのではなく、
可変フイルタに接続される。
ば、サイド・パス上の制御増幅器の入力端子は信
号増幅器の出力端子にDC結合されるのではなく、
可変フイルタに接続される。
以下、図面を参照して本願発明を具体的に説明
する。
する。
第３図は本発明の一実施例による切換可能型信
号圧縮器／信号伸長器の回路ブロツクを示し、破
線IC内の部品はモノリシツク半導体集積回路内
に構成されている。丸で囲れた数字は、集積回路
の端子番号を示している。
号圧縮器／信号伸長器の回路ブロツクを示し、破
線IC内の部品はモノリシツク半導体集積回路内
に構成されている。丸で囲れた数字は、集積回路
の端子番号を示している。
入力端子T1と出力端子T2との間のメイン・パ
スlm上には結合回路１０、反転器１１が配置さ
れている。入力端子T1は入力結合容量C1を介し
て集積回路の１番端子に接続されている。入力増
幅器２０はいわゆる演算増幅器の形態に構成さ
れ、非反転入力端子（＋）、反転入力端子（−）、
出力端子を有している。この非反転入力端子
（＋）は上記１番端子に接続され、この出力端子
は集積回路の３番端子として集積回路外部のモー
ドスイツチSWの端子T3に接続されるとともにメ
イン・パスlmに接続されている。抵抗R1，R2か
ら構成された負帰還回路網２１が入力増幅器２０
の出力端子と反転入力端子（−）との間に接続さ
れることにより、この入力増幅器２０の電圧利得
が設定される。
スlm上には結合回路１０、反転器１１が配置さ
れている。入力端子T1は入力結合容量C1を介し
て集積回路の１番端子に接続されている。入力増
幅器２０はいわゆる演算増幅器の形態に構成さ
れ、非反転入力端子（＋）、反転入力端子（−）、
出力端子を有している。この非反転入力端子
（＋）は上記１番端子に接続され、この出力端子
は集積回路の３番端子として集積回路外部のモー
ドスイツチSWの端子T3に接続されるとともにメ
イン・パスlmに接続されている。抵抗R1，R2か
ら構成された負帰還回路網２１が入力増幅器２０
の出力端子と反転入力端子（−）との間に接続さ
れることにより、この入力増幅器２０の電圧利得
が設定される。
上記負帰還回路網２１の抵抗R2の一端は４番
端子に接続されたところの容量C3によつて交流
的に接地されている。基準電圧発生器２２は、こ
の４番端子に電源電圧VCCの約半分のレベルに設
定された直流基準電圧VREFを供給する。１番端子
と４番端子との間には抵抗R100が接続されること
によつて、１番端子に上記直流基準電圧VREFが供
給される。従つて、入力増幅器２０の出力端子の
直流電位もほぼこの直流基準電圧VREFに近いレベ
ルとなる。
端子に接続されたところの容量C3によつて交流
的に接地されている。基準電圧発生器２２は、こ
の４番端子に電源電圧VCCの約半分のレベルに設
定された直流基準電圧VREFを供給する。１番端子
と４番端子との間には抵抗R100が接続されること
によつて、１番端子に上記直流基準電圧VREFが供
給される。従つて、入力増幅器２０の出力端子の
直流電位もほぼこの直流基準電圧VREFに近いレベ
ルとなる。
モードスイツチSWと出力端子T2との間のサイ
ド・パスls上には可変フイルタ１２、信号増幅器
１３、制御増幅器１４、整流器・平滑回路１５、
オーバーシユート・サプレツサ１６が配置されて
いる。特に本願発明の基本的特徴によつて、信号
増幅器１３の入力端子と制御増幅器１４の入力端
子とは可変フイルタ１２に接続されている。
ド・パスls上には可変フイルタ１２、信号増幅器
１３、制御増幅器１４、整流器・平滑回路１５、
オーバーシユート・サプレツサ１６が配置されて
いる。特に本願発明の基本的特徴によつて、信号
増幅器１３の入力端子と制御増幅器１４の入力端
子とは可変フイルタ１２に接続されている。
可変フイルタ１２は容量C4，C5、抵抗R101，
R102、可変インピーダンス２３によつて構成され
ている。
R102、可変インピーダンス２３によつて構成され
ている。
モードスイツチSWは容量C4，C5を介して集積
回路の５番端子に接続されている。この５番端子
には上記可変インピーダンス２３が接続されてい
る。
回路の５番端子に接続されている。この５番端子
には上記可変インピーダンス２３が接続されてい
る。
信号増幅器１３はいわゆる演算増幅器の形態に
構成され、非反転入力端子（＋）、反転入力端子
（−）、出力端子を有している。この非反転入力端
子（＋）は５番端子および可変インピーダンス２
３に接続されている。抵抗R3，R4から構成され
た負帰還回路網２４が信号増幅器１３の出力端子
と反転入力端子（−）との間に接続されることに
より、この信号増幅器１３の電圧利得が設定され
ている。信号増幅器１３の出力端子の出力信号は
オーバーシユート・サプレツサ１６に供給され
る。
構成され、非反転入力端子（＋）、反転入力端子
（−）、出力端子を有している。この非反転入力端
子（＋）は５番端子および可変インピーダンス２
３に接続されている。抵抗R3，R4から構成され
た負帰還回路網２４が信号増幅器１３の出力端子
と反転入力端子（−）との間に接続されることに
より、この信号増幅器１３の電圧利得が設定され
ている。信号増幅器１３の出力端子の出力信号は
オーバーシユート・サプレツサ１６に供給され
る。
オーバーシユート・サプレツサ１６は抵抗R5、
クランプ・ダイオードD1，D2によつて構成され、
高レベルの過渡信号による不所望な変化の発生を
防止する。
クランプ・ダイオードD1，D2によつて構成され、
高レベルの過渡信号による不所望な変化の発生を
防止する。
オーバーシユート・サプレツサ１６の出力信号
はエミツタ・フオロワの形態に構成されたバツフ
ア２５を介して結合回路１１のサイド・パスlsに
伝達される。
はエミツタ・フオロワの形態に構成されたバツフ
ア２５を介して結合回路１１のサイド・パスlsに
伝達される。
一方、制御増幅器１４はいわゆる演算増幅器の
形態に構成され、非反転入力端子（＋）、反転入
力端子（−）、出力端子を有している。この非反
転入力端子（＋）は５番端子および可変インピー
ダンス２３に接続されている。抵抗R6，R7，
R103、容量C6，C7から構成された負帰還回路網
２６が接続されることにより、この制御増幅器１
４の電圧利得が設定されている。６番端子は負帰
還回路網２６の抵抗R103、容量C6，C7の半導体
集積回路外部での接続のため配置されている。制
御増幅器１４の出力信号は整流器・平滑回路１５
に伝達される。
形態に構成され、非反転入力端子（＋）、反転入
力端子（−）、出力端子を有している。この非反
転入力端子（＋）は５番端子および可変インピー
ダンス２３に接続されている。抵抗R6，R7，
R103、容量C6，C7から構成された負帰還回路網
２６が接続されることにより、この制御増幅器１
４の電圧利得が設定されている。６番端子は負帰
還回路網２６の抵抗R103、容量C6，C7の半導体
集積回路外部での接続のため配置されている。制
御増幅器１４の出力信号は整流器・平滑回路１５
に伝達される。
整流器・平滑回路１５はダイオードD3から構
成された整流器１５ａを含み、容量C8，C9、抵
抗R104，R105、ダイオードD4から構成された平滑
回路１５ｂを含んでいる。ダイオードD4はいわ
ゆるアタツク・タイムとリカバリ・タイムとを適
切な値に調整する。７番端子および８番端子は平
滑回路１５ｂの容量C8，C9、抵抗R104，R105の半
導体集積回路外部での接続のため配置されてい
る。平滑回路１５ａの出力電圧は電圧−電流変換
器２７に伝達される。
成された整流器１５ａを含み、容量C8，C9、抵
抗R104，R105、ダイオードD4から構成された平滑
回路１５ｂを含んでいる。ダイオードD4はいわ
ゆるアタツク・タイムとリカバリ・タイムとを適
切な値に調整する。７番端子および８番端子は平
滑回路１５ｂの容量C8，C9、抵抗R104，R105の半
導体集積回路外部での接続のため配置されてい
る。平滑回路１５ａの出力電圧は電圧−電流変換
器２７に伝達される。
この電圧−電流変換器２７は平滑回路１５ａの
出力電圧に相当した制御信号電流Scをその出力
に発生する。制御信号電流Scの大きさに従つて、
可変フイルタ１２の可変インピーダンス２３のイ
ンピーダース値が制御される。
出力電圧に相当した制御信号電流Scをその出力
に発生する。制御信号電流Scの大きさに従つて、
可変フイルタ１２の可変インピーダンス２３のイ
ンピーダース値が制御される。
可変フイルタ１２、制御増幅器１４、整流器・
平滑回路１５、電圧−電流変換器２７はモードス
イツチSWの共通端子T5における信号レベルの低
下に従つて可変インピーダンス２３のインピーダ
ンス値を制御するため、信号増幅器１３とオーバ
ーシユート・サプレツサ１６とを介してサイド・
パスlsに伝達される200Hz以上の周波数の信号成
分のレベルが増加する。
平滑回路１５、電圧−電流変換器２７はモードス
イツチSWの共通端子T5における信号レベルの低
下に従つて可変インピーダンス２３のインピーダ
ンス値を制御するため、信号増幅器１３とオーバ
ーシユート・サプレツサ１６とを介してサイド・
パスlsに伝達される200Hz以上の周波数の信号成
分のレベルが増加する。
結合回路１０はメイン・パスlm上に配置され
た抵抗R8とサイド・パスls上に配置された抵抗
R9とにより構成され、抵抗R8と抵抗R9の共通接
続点にはメイン・パスlm上の信号成分とサイ
ド・パスls上の信号成分との加算成分の信号が得
られる。
た抵抗R8とサイド・パスls上に配置された抵抗
R9とにより構成され、抵抗R8と抵抗R9の共通接
続点にはメイン・パスlm上の信号成分とサイ
ド・パスls上の信号成分との加算成分の信号が得
られる。
反転器１１はいわゆる演算増幅器の形態に構成
され、非反転入力端子（＋）、反転入力端子
（−）、出力端子を有している。非反転入力端子
（＋）は４番端子に接続され、反転入力端子（−）
は上記R8，R9の共通接続点に接続され、出力端
子は２番端子に接続されている。反転器１１の出
力端子と反転入力端子（−）との間に接続された
抵抗R10の低抗値と上記抵抗R8，R9の抵抗値とを
適切に設定することにより２番端子より得られる
切換可能型信号圧縮器／信号伸長器の出力信号の
レベルを設定することが可能である。
され、非反転入力端子（＋）、反転入力端子
（−）、出力端子を有している。非反転入力端子
（＋）は４番端子に接続され、反転入力端子（−）
は上記R8，R9の共通接続点に接続され、出力端
子は２番端子に接続されている。反転器１１の出
力端子と反転入力端子（−）との間に接続された
抵抗R10の低抗値と上記抵抗R8，R9の抵抗値とを
適切に設定することにより２番端子より得られる
切換可能型信号圧縮器／信号伸長器の出力信号の
レベルを設定することが可能である。
モードスイツチSWが端子T3に接続されている
場合は、その共通端子T5にはメイン・パスlm上
の入力増幅器２０の出力信号が伝達される。この
場合メイン・パスlm上の信号成分とサイド・パ
ス上の信号成分とは加算されるので、この回路ブ
ロツクはエンコーダとして動作する。
場合は、その共通端子T5にはメイン・パスlm上
の入力増幅器２０の出力信号が伝達される。この
場合メイン・パスlm上の信号成分とサイド・パ
ス上の信号成分とは加算されるので、この回路ブ
ロツクはエンコーダとして動作する。
一方、モードスイツチSWが端子T4に接続され
ている場合は、その共通端子には反転器１１の出
力信号が伝達される。この場合、サイド・パスls
上の信号はメイン・パスlm上の信号から減算さ
れるので、この回路ブロツクはデコーダとして動
作する。
ている場合は、その共通端子には反転器１１の出
力信号が伝達される。この場合、サイド・パスls
上の信号はメイン・パスlm上の信号から減算さ
れるので、この回路ブロツクはデコーダとして動
作する。
尚、９番端子は制御回路２８に接続されてい
る。９番端子がスイツチによつて接地電位に接続
されると制御回路２８は電圧−電流変換器２７の
動作を停止する。さらに10番端子は電源電圧供給
端子、11番端子は接地端子である。
る。９番端子がスイツチによつて接地電位に接続
されると制御回路２８は電圧−電流変換器２７の
動作を停止する。さらに10番端子は電源電圧供給
端子、11番端子は接地端子である。
特筆すべきは、本願発明の基本的技術思想に従
つてサイド・パスls上の制御増幅器１４の非反転
入力端子（＋）は信号増幅器１３の出力端子に
DC結合されるのではなく、可変フイルタ１２内
の可変インピーダンス２３に接続されている。こ
の可変インピーダンス２３は可変フイルタ１２の
抵抗R101，R102を介して基準電圧発生器２２より
基準電圧VREFが供給されている。制御増幅器１４
の非反転入力端子（＋）における入力インピーダ
ンスと反転入力端子（−）における入力インピー
ダンスは極めて大きくさらに負帰還回路２６を介
して出力端子から反転入力端子へ100パーセント
直流負帰還がほどこされるため、制御増幅器１４
の非反転入力端子（＋）、反転入力端子（−）、出
力端子の直流電位はほぼ上記基準電圧VREFに近い
レベルに設定される。従つて、整流器１５ａの動
作点はほぼこの基準電圧VREFに近いレベルの電位
に設定される。
つてサイド・パスls上の制御増幅器１４の非反転
入力端子（＋）は信号増幅器１３の出力端子に
DC結合されるのではなく、可変フイルタ１２内
の可変インピーダンス２３に接続されている。こ
の可変インピーダンス２３は可変フイルタ１２の
抵抗R101，R102を介して基準電圧発生器２２より
基準電圧VREFが供給されている。制御増幅器１４
の非反転入力端子（＋）における入力インピーダ
ンスと反転入力端子（−）における入力インピー
ダンスは極めて大きくさらに負帰還回路２６を介
して出力端子から反転入力端子へ100パーセント
直流負帰還がほどこされるため、制御増幅器１４
の非反転入力端子（＋）、反転入力端子（−）、出
力端子の直流電位はほぼ上記基準電圧VREFに近い
レベルに設定される。従つて、整流器１５ａの動
作点はほぼこの基準電圧VREFに近いレベルの電位
に設定される。
公知技術に従つて、もし制御増幅器１４の非反
転入力端子（＋）を信号増幅器１３の出力端子に
DC結合するとするならば、整流器１５ａの動作
点は大きなバラツキを有しその結果としてサイ
ド・パスlsの伝達特性が大きなバラツキを有す
る。すなわち、信号増幅器１３の非反転入力端子
（＋）、反転入力端子（−）における入力インピー
ダンスが極めて大きいとしても、実際は無視出来
ない直流入力電圧i(+)IN，i(-)INがこの非反転入力端
子（＋）と反転入力端子とにそれぞれ流れ込む。
従つてこのような場合、信号増幅器１３の出力端
子の直流電圧V0は、反転入力端子（−）に流れ
込む直流オフセツト電流i(-)INが抵抗R3，R4に流
れる直流電流ifよりも十分小さいと仮定しても下
式に示すように、基準電圧VREFより逸脱する。
転入力端子（＋）を信号増幅器１３の出力端子に
DC結合するとするならば、整流器１５ａの動作
点は大きなバラツキを有しその結果としてサイ
ド・パスlsの伝達特性が大きなバラツキを有す
る。すなわち、信号増幅器１３の非反転入力端子
（＋）、反転入力端子（−）における入力インピー
ダンスが極めて大きいとしても、実際は無視出来
ない直流入力電圧i(+)IN，i(-)INがこの非反転入力端
子（＋）と反転入力端子とにそれぞれ流れ込む。
従つてこのような場合、信号増幅器１３の出力端
子の直流電圧V0は、反転入力端子（−）に流れ
込む直流オフセツト電流i(-)INが抵抗R3，R4に流
れる直流電流ifよりも十分小さいと仮定しても下
式に示すように、基準電圧VREFより逸脱する。
V0≒VREF−（R3＋R4）／R4・（R101＋R102）
・i(+)IN＝VREF−Vpff………(1) 従つて、信号増幅器１３の出力電圧V0のDCオ
フセツト電圧Vpffは抵抗R3，R4，R101，R102、直
流入力電流i(+)INに依存した大きなバラツキを有す
る。さらに、このDCオフセツト電圧Vpffは、オ
ーバーシユート・サプレツサ１６のクランプ・ダ
イオードD1，D2の電圧−電流特性にも依存した
バラツキを有する。
・i(+)IN＝VREF−Vpff………(1) 従つて、信号増幅器１３の出力電圧V0のDCオ
フセツト電圧Vpffは抵抗R3，R4，R101，R102、直
流入力電流i(+)INに依存した大きなバラツキを有す
る。さらに、このDCオフセツト電圧Vpffは、オ
ーバーシユート・サプレツサ１６のクランプ・ダ
イオードD1，D2の電圧−電流特性にも依存した
バラツキを有する。
これに対し、本願発明によれば制御増幅器１４
の非反転入力端子（＋）はこのように大きなバラ
ツキのDCオフセツト電圧Vpffを有する信号増幅
器１３の出力電圧の影響を受けない。
の非反転入力端子（＋）はこのように大きなバラ
ツキのDCオフセツト電圧Vpffを有する信号増幅
器１３の出力電圧の影響を受けない。
さらに注目すべきは制御増幅器１４の負帰還回
路網２６には直流阻止容量C6が設置されている
ため、負帰還回路網２６の抵抗R7には直流電流
が流れないことである。
路網２６には直流阻止容量C6が設置されている
ため、負帰還回路網２６の抵抗R7には直流電流
が流れないことである。
従つて、制御増幅器１４の非反転入力端子
（＋）と反転入力端子（−）とにそれぞれ流れ込
む直流入力電流i′(+)IN，i′(-)INと出力端子における
電圧V0′は下式に与えられ、制御増幅器１４の出
力電圧V0′は極めて小さなDCオフセツト電圧V′pff
を有するにすぎない。
（＋）と反転入力端子（−）とにそれぞれ流れ込
む直流入力電流i′(+)IN，i′(-)INと出力端子における
電圧V0′は下式に与えられ、制御増幅器１４の出
力電圧V0′は極めて小さなDCオフセツト電圧V′pff
を有するにすぎない。
V0′＝VREF−（R101＋R102）i′(+)IN
＋R6・i′(-)IN＝VREF−Vp′ff ………(2)
このように、本願発明を応用することにより制
御増幅器１４の出力に生じるDCオフセツト電圧
V′pffは整流器１５ａにとつて許容しうるものとす
ることができる。
御増幅器１４の出力に生じるDCオフセツト電圧
V′pffは整流器１５ａにとつて許容しうるものとす
ることができる。
尚、従来においてはサイド・パスls上の信号は
信号増幅器１３と制御増幅器１４とによつて増幅
され整流器１５ａに伝達されるのに対し、本願発
明においてはサイド・パスls上の信号は制御増幅
器１４のみによつて増幅され整流器１５ａに伝達
される。従つて、本願発明においては制御増幅器
１４の負帰還回路網の抵抗R6，R7の比は従来よ
り大きな値に設定されなければならない。
信号増幅器１３と制御増幅器１４とによつて増幅
され整流器１５ａに伝達されるのに対し、本願発
明においてはサイド・パスls上の信号は制御増幅
器１４のみによつて増幅され整流器１５ａに伝達
される。従つて、本願発明においては制御増幅器
１４の負帰還回路網の抵抗R6，R7の比は従来よ
り大きな値に設定されなければならない。
尚、上記実施例によれば基準電圧発生器２２よ
り発生される直流基準電圧VREFを電源電圧VCCの
約半分のレベルに設定することによつて、信号増
幅器１３、制御増幅器１４、入力増幅器２０、反
転器１１の各出力直流レベルを電源電圧VCCの約
半分のレベルに維持することができるので、各出
力におけるダイナミツクレンジを大きな値とする
ことができる。
り発生される直流基準電圧VREFを電源電圧VCCの
約半分のレベルに設定することによつて、信号増
幅器１３、制御増幅器１４、入力増幅器２０、反
転器１１の各出力直流レベルを電源電圧VCCの約
半分のレベルに維持することができるので、各出
力におけるダイナミツクレンジを大きな値とする
ことができる。
本発明は上記実施例に限定されるものではな
く、その基本的技術思想に従つて種々の変形実施
形態を採用することができる。
く、その基本的技術思想に従つて種々の変形実施
形態を採用することができる。
例えば、ドルビーレベルを所定の値に設定する
ため、モノリシツク半導体集積回路内で各抵抗
R1〜R10の抵抗値をアルミニウム配線のマスタス
ライスによつて複数の抵抗から最も適切な抵抗値
のものを選択的に接続する方法によつて設定する
ことも可能である。
ため、モノリシツク半導体集積回路内で各抵抗
R1〜R10の抵抗値をアルミニウム配線のマスタス
ライスによつて複数の抵抗から最も適切な抵抗値
のものを選択的に接続する方法によつて設定する
ことも可能である。
第１図は従来より公知の切換可能型信号圧縮
器／信号伸長器の回路ブロツクを示し、第２図は
第１図の回路ブロツクを信号圧縮器に構成した場
合の振幅−周波数特性を示し、第３図は本発明の
一実施例による切換可能型信号圧縮器／信号伸長
器の回路ブロツクを示す。 lm……メイン・パス、ls……サイド・パス、１
０……結合回路、１１……反転器、１２……可変
フイルタ、１３……信号増幅器、１４……制御増
幅器、１５……整流器・平滑回路、SW……モー
ドスイツチ。
器／信号伸長器の回路ブロツクを示し、第２図は
第１図の回路ブロツクを信号圧縮器に構成した場
合の振幅−周波数特性を示し、第３図は本発明の
一実施例による切換可能型信号圧縮器／信号伸長
器の回路ブロツクを示す。 lm……メイン・パス、ls……サイド・パス、１
０……結合回路、１１……反転器、１２……可変
フイルタ、１３……信号増幅器、１４……制御増
幅器、１５……整流器・平滑回路、SW……モー
ドスイツチ。
Claims (1)
- 【特許請求の範囲】 １ 入力端子T1と、出力端子T2と、上記入力端
子T1からの信号をその一方の入力に受ける結合
回路１０と、上記結合回路１０の出力に入力が、
上記出力端子T2に出力が接続された反転器１１
と、入力部、出力部及び被制御部を有する可変フ
イルタ１２と、上記可変フイルタ１２の出力部に
入力が上記結合回路１０の他方の入力に出力が結
合された信号増幅器１３と、上記信号増幅器１３
とは別個の制御増幅器１４と、上記制御増幅器１
４の出力と上記可変フイルタ１２の被制御部との
間に接続された整流器・平滑回路１５と、上記結
合回路１０の一方の入力における信号もしくは上
記反転器１１の出力における信号のいずれか一方
を上記可変フイルタ１２の入力部に供給するため
のモードスイツチSWとを具備してなる切換可能
型信号圧縮器／信号伸長器であつて、上記制御増
幅器１４の入力は上記可変フイルタ１２の出力部
に直接接続されされてなることを特徴とする切換
可能型信号圧縮器／信号伸長器。 ２ 上記信号増幅器１３および上記制御増幅器１
４はそれぞれ演算増幅器の形態に構成され、それ
ぞれの非反転入力端子（＋）は上記可変フイルタ
１２の入力部に接続されたを特徴とする特許請求
の範囲第１項記載の切換可能型信号圧縮器／信号
伸長器。 ３ 上記可変フイルタ１２には可変インピーダン
ス手段２３が存在し、かつ少なくとも上記可変イ
ンピーダンス手段２３、上記信号増幅器１３、上
記制御増幅器１４がモノリシツク半導体集積回路
IC内に構成されたことを特徴とする特許請求の
範囲第２項記載の切換可能型信号圧縮器／信号伸
長器。 ４ 上記信号増幅器１３の出力と上記信号増幅１
３の反転入力端子（−）との間には第１負帰還回
路網２４が接続され、上記制御増幅器１４の出力
と上記制御増幅器１４の反転入力端子（−）との
間には第２負帰還回路網２６が接続されたことを
特徴とする特許請求の範囲第３項記載の切換可能
型信号圧縮器／信号伸長器。 ５ 上記第１負帰還回路２４は上記信号増幅器１
３の出力と上記信号増幅器１３の反転入力端子
（−）との間に接続された第１抵抗R3と、その一
端が上記信号増幅器１３の反転入力端子（−）に
接続され、その他端が所定の動作電位に接続さた
第２抵抗R4とを含み、上記第２負帰還回路網２
６は上記制御増幅器１４の出力と上記制御増幅器
１４の反転入力端子（−）との間に接続された第
３抵抗R6と、その一端が上記制御増幅器１４の
反転入力端子（−）に接続されその他端が直流阻
止容量６を介して所定の動作電位に接続された第
４抵抗R7とを含むことを特徴とする特許請求の
範囲第４項記載の切換可能型信号圧縮器／信号伸
長器。 ６ 直流基準電圧VREFを発生するための基準電圧
発生器２２を上記モノリシツク半導体集積回路
IC内に具備し、上記直流基準電圧VREFは上記信
号増幅１３の非反転入力端子（＋）および上記制
御増幅器１４の非反転入力端子（＋）に供給され
るとともに上記第１負帰還回路網２４の上記第２
抵抗R4の上記他端に供給されることを特徴とす
る特許請求の範囲第５項記載の切換可能型信号圧
縮器／信号伸長器。 ７ 上記信号増幅器１３の出力はオーバシユー
ト・サプレツサー１６を介して上記結合回路１０
の他方の入力に伝達されることを特徴とする特許
請求の範囲第６項記載の切換可能型信号圧縮器／
信号伸長器。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6538280A JPS56162521A (en) | 1980-05-19 | 1980-05-19 | Switching type signal compressor and signal expander |
| DE19813102945 DE3102945A1 (de) | 1980-05-19 | 1981-01-29 | Umschaltbarer signalkompressor/signaldehner |
| IT19957/81A IT1135612B (it) | 1980-05-19 | 1981-02-24 | Compressore di segnali/espansore di segnali commutabile |
| GB8106985A GB2076263B (en) | 1980-05-19 | 1981-03-05 | Switchable signal compressor/signal expander |
| US06/262,814 US4412189A (en) | 1980-05-19 | 1981-05-12 | Switchable signal compressor/signal expander |
| SG626/84A SG62684G (en) | 1980-05-19 | 1984-09-01 | Switchable signal compressor/signal expander |
| HK387/85A HK38785A (en) | 1980-05-19 | 1985-05-16 | Switchable signal compressor/signal expander |
| MY847/85A MY8500847A (en) | 1980-05-19 | 1985-12-30 | Switchable signal compressor/signal expander |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6538280A JPS56162521A (en) | 1980-05-19 | 1980-05-19 | Switching type signal compressor and signal expander |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56162521A JPS56162521A (en) | 1981-12-14 |
| JPS6410125B2 true JPS6410125B2 (ja) | 1989-02-21 |
Family
ID=13285368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6538280A Granted JPS56162521A (en) | 1980-05-19 | 1980-05-19 | Switching type signal compressor and signal expander |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56162521A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955613A (ja) * | 1982-09-24 | 1984-03-30 | Hitachi Ltd | 切換可能型信号圧縮器／信号伸長器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6013586B2 (ja) * | 1977-08-03 | 1985-04-08 | パイオニア株式会社 | 信号圧縮伸長装置 |
-
1980
- 1980-05-19 JP JP6538280A patent/JPS56162521A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56162521A (en) | 1981-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5199079A (en) | Supply voltage responsive audible transient (POP) suppression arrangement | |
| JPS5831044B2 (ja) | カヘンリトクゾウフクキ | |
| US3986049A (en) | Audio compressor/limiter amplifier | |
| US3452282A (en) | Auto radio volume and tone control circuit | |
| JPS60192409A (ja) | 利得制御増幅装置 | |
| US4801889A (en) | Amplifier for amplifying input signal voltage and supplying the same | |
| US4412189A (en) | Switchable signal compressor/signal expander | |
| US4255769A (en) | Low-noise preamplifier | |
| US4544895A (en) | Audio-amplifier arrangement | |
| JPS5836031A (ja) | 雑音低減装置 | |
| US3343099A (en) | Audio compressor circuit | |
| US3443237A (en) | Balanced to unbalanced transistor amplifier | |
| JPS6335121B2 (ja) | ||
| JPH0572766B2 (ja) | ||
| US4473852A (en) | Noise reduction system | |
| US4568980A (en) | Video clamping correction circuit | |
| JPS6347066Y2 (ja) | ||
| JPS6316053B2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| US1983802A (en) | Amplifier system | |
| JPH0161247B2 (ja) | ||
| JPS59148409A (ja) | 増幅器 | |
| JPH0474885B2 (ja) | ||
| JPS61181277A (ja) | クランプ回路 | |
| JPS5917714A (ja) | 振幅制限回路 |