JPS64853B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、構成素子数の削減とともに消費電
流の低減により、集積回路化に好適なエクスクル
ーシブOR回路に関する。

エクスクルーシブOR回路は、入力Ａ，Ｂに対
し出力ｆが、論理式ｆ＝Ａ＋Ｂで与えられる
論理回路である。即ち、エクスクルーシブOR回
路では、高(H)低(L)２レベルの入力Ａ，Ｂが共にＨ
レベルまたはＬレベルの場合、出力ｆはＬレベル
であり、また、入力Ａ，Ｂの一方がＬレベル、他
方がＨレベルの場合、出力ｆはＨレベルとなる。

第１図は、集積回路で構成された従来のエクス
クルーシブOR回路を示す。このエクスクルーシ
ブOR回路は、３組のインバータ２，４，６およ
びびNOR回路８，１０，１２で構成されている。

インバータ２はトランジスタ１４および抵抗１
６で構成され、トランジスタ１４のコレクタには
抵抗１６を介して電圧Vccが印加され、エミツタ
は基準電位点に接続されている。トランジスタ１
４のベースには入力端子１８から入力Ａが加えら
れ、その反転出力がコレクタから取り出される。
NOR回路８はコレクタおよびエミツタをそれぞ
れ共通に接続した一対のトランジスタ２０，２２
および抵抗２３で構成され、共通に接続されたエ
ミツタは基準電位点に接続され、コレクタには抵
抗２３を介して、電圧Vccが印加されている。ト
ランジスタ２０のベースには、インバータ２の出
力がトランジスタ１４のコレクタから印加され、
トランジスタ２２のベースには、入力端子２４か
ら入力Ｂが加えられている。

インバータ４はトランジスタ２６および抵抗２
８で構成され、また、NOR回路１０はトランジ
スタ３０，３２および抵抗３４で構成され、各素
子はインバータ２およびNOR回路８と同様の接
続になつており、NOR回路１０のトランジスタ
３２のベースには、入力端子１８から入力Ａが加
えられている。

また、NOR回路１２はコレクタおよびエミツ
タがそれぞれ共通に接続されたトランジスタ３
６，３８および抵抗４０で構成され、トランジス
タ３６のベースにはNOR回路８の出力、また、
トランジスタ３８のベースにはNOR回路１０の
出力が個別に加えられている。そして、インバー
タ６は、インバータ２，４と同様にトランジスタ
４２および抵抗４４で構成され、トランジスタ４
２のベースにはNOR回路１２の出力が加えられ、
コレクタに形成された出力端子４６から出力ｆが
取り出される。

従つて、このエクスクルーシブOR回路によれ
ば、入力端子１８に加えられた入力Ａ、入力端子
２４に加えられた入力Ｂに応じてインバータ２か
ら出力、インバータ４から出力が取り出さ
れ、NOR回路８から＋Ｂが取り出され、他方
NOR回路１０から出力Ａ＋が取り出される。
即ち、出力＋Ｂはド・モルガンの定義からＡ・
Ｂ、同様に出力Ａ＋は・Ｂとなり、NOR回
路１２からＡ＋Ｂの出力が取り出される。こ
の出力はインバータ６で反転され、出力端子４６
には出力ｆ＝Ａ＋Ｂが取り出されることにな
る。

ところで、このエクスクルーシブOR回路で
は、３組のインバータ２，４，６およびNOR回
路８，１０，１２で構成されているので、多数の
トランジスタを含んでおり、回路構成が複雑化し
ている。また、入力端子１８，２４に加えられる
入力Ａ，Ｂが共に低(L)レベルになつた場合、トラ
ンジスタ２０，３０，４２に電流が流れ、この電
流によつて電力消費を生じるが、電池駆動の電子
機器では、電池の耐用時間を短くする原因にな
る。特に、電池駆動の携帯用ビデオテープレコー
ダ等の電子機器では、各種の駆動部で電力消費を
伴うので、制御部における論理回路では電力消費
を極力抑制することが望まれている。

そこで、この発明は、回路構成の簡略化を図
り、電力消費を低減させたエクスクルーシブOR
回路の提供を目的とする。

即ち、この発明のエクスクルーシブOR回路
は、ベースに加えられた第１の入力によつてスイ
ツチングする第１のトランジスタと、ベースに前
記第１の入力に対応して加えられた第２の入力に
よつてスイツチングする第２のトランジスタと、
前記第１のトランジスタのコレクタと共通のエピ
タキシヤル層で形成された第１および第２の抵抗
と、前記第２のトランジスタのコレクタと共通の
エピタキシヤル層で形成された第３および第４の
抵抗と、コレクタが前記第１の抵抗を介して前記
第１のトランジスタのコレクタに接続され、か
つ、前記第２のトランジスタのコレクタと共通の
エピタキシヤル層で形成されたベースが前記第４
の抵抗を介して前記第２のトランジスタのコレク
タに接続され、前記第２のトランジスタの導通状
態によつて飽和状態になる第３のトランジスタ
と、コレクタが前記第３の抵抗を介して前記第２
のトランジスタのコレクタに接続され、かつ、前
記第１のトランジスタのコレクタと共通のエピタ
キシヤル層で形成されたベースが前記第２の抵抗
を介して前記第１のトランジスタのコレクタに接
続され、前記第１のトランジスタの導通状態によ
つて飽和状態になる第４のトランジスタと、ベー
スが前記第３のトランジスタのコレクタに接続さ
れ、前記第１のトランジスタの導通状態および前
記第３のトランジスタの不導通状態によつて導通
状態になる第５のトランジスタと、ベースが前記
第４のトランジスタのコレクタに接続され、か
つ、コレクタが前記第５のトランジスタのコレク
タと共通に接続され、前記第２のトランジスタの
導通状態および前記第４のトランジスタの不導通
状態によつて導通状態になる第６のトランジスタ
と、前記第５および第６のトランジスタのコレク
タに接続され、第５または第６のトランジスタの
スイツチングにより、第１および第２の入力の排
他的論理和出力を取り出す出力抵抗とを備えたも
のである。

以下、この発明を図面に示した実施例を参照し
て詳細に説明する。

第２図は、この発明のエクスクルーシブOR回
路の実施例を示す。

第１の入力Ａが加えられる入力端子５０、入力
Ａに対応する第２の入力Ｂが加えられる入力端子
５２が形成され、入力Ａによつてスイツチングす
るスイツチング用の第１のトランジスタ５４、入
力Ｂによつてスイツチングする第２のトランジス
タ５６が設置されている。トランジスタ５４のコ
レクタには第１の抵抗５８を介して第３のトラン
ジスタ６０のコレクタが接続され、トランジスタ
６０のエミツタには電源端子６２を通じて電源電
圧Vccが加えられている。トランジスタ６０のベ
ースは、第４の抵抗６４を介してトランジスタ５
６のコレクタに接続されている。

一方、トランジスタ５６のコレクタには、第３
の抵抗６６を介して第４のトランジスタ６８のコ
レクタが接続され、トランジスタ６８のエミツタ
には電源端子６２を通じて電源電圧Vccが加えら
れている。トランジスタ６８のベースは、第２の
抵抗７０を介してトランジスタ５４のコレクタに
接続されている。

そして、抵抗５８とトランジスタ６０の接続点
には、第５のトランジスタ７２のベースが接続さ
れ、抵抗６６とトランジスタ６８の接続点には第
６のトランジスタ７４のベースが接続されてい
る。第５および第６のトランジスタ７２，７４は
エミツタを共通にされ、そのエミツタには電源端
子６２を通じて電源電圧Vccが加えられている。
各トランジスタ７２，７４のコレクタは共通にさ
れて出力端子７６が形成され、この出力端子７６
と基準電位点との間には出力抵抗７８が接続され
ている。

この実施例では、トランジスタ５４，５６には
NPN型トランジスタ、トランジスタ６０，６８，
７２，７４にはPNP型トランジスタが用いられ
ている。

以上の構成において、動作を説明する。入力端
子５０，５２に加えられる高低２レベルの入力
Ａ，Ｂに対応して、出力端子７６に発生する論理
出力をｆとすると、入力Ａ，Ｂが共にＬレベルの
場合には、トランジスタ５４，５６はともに不導
通（OFF）状態となり、これに伴つて各トラン
ジスタ６０，６８，７２，７４はOFF状態とな
る。従つて、この場合、各トランジスタ６０，６
８，７２，７４には、動作電流は流れず、出力端
子７６に発生する出力ｆはＬレベルとなる。

また、入力Ａが高(H)レベル、入力ＢがＬレベル
になつた場合には、トランジスタ５４がON状態
となり、トランジスタ６８，７２がON状態とな
る。出力電流はトランジスタ７２を介して抵抗７
８に流れ、出力端子７６に発生する出力ｆはＨレ
ベルとなる。この場合、トランジスタ６８は飽和
領域に移行し、トランジスタ７４はOFF状態と
なつている。

また、入力ＡがＬレベル、入力ＢがＨレベルの
場合には、トランジスタ５６がON状態となり、
トランジスタ６０，７４がON状態となり、トラ
ンジスタ７４より出力電流が加えられ、出力端子
７６に発生する出力ｆは、Ｈレベルとなる。この
場合、トランジスタ６０は飽和状態に移行し、ト
ランジスタ７２はOFF状態となる。

そして、入力Ａ，Ｂが共にＨレベルの場合に
は、トランジスタ５４，５６が共にON状態にな
るが、トランジスタ６０，６８が共に飽和状態に
なるため、トランジスタ７２，７４が共にカツト
オフ状態になり、出力端子７６は解放状態とな
る。この結果、出力ｆはＬレベルとなる。

従つて、このエクスクルーシブOR回路によれ
ば、高低２レベルの入力Ａ，Ｂの一致、不一致に
対応して出力端子７６には、論理出力ｆとして入
力Ａ，Ｂの排他的論理和出力が得られる。そし
て、この論理出力ｆを得るための回路構成は、６
個のトランジスタと４個の抵抗で構成することが
でき、従来回路に比較して回路の簡略化が図られ
ている。

また、このエクスクルーシブOR回路では、入
力Ａ，Ｂが共にＬレベルのとき、各トランジスタ
には従来の回路で生じていたような電流の通流は
なく、電力消費は生じない。

次に、第３図は、第２図に示したエクスクルー
シブOR回路の集積回路上の回路構成例を示す。

半導体基板の表面層に形成されたエピタキシヤ
ル層は半導体基板に直交方向に形成した分離領域
８０によつて、一定の範囲に区画分離されてい
る。そして、区画分離さた各領域には、トランジ
スタ５４，５６，６０，６８，７２，７４が形成
されている。各トランジスタ５４，５６，６０，
６８，７２，７４において、Ｂはベース、Ｃはコ
レクタ、Ｅはエミツタを示している。そして、抵
抗５８、抵抗７０はトランジスタ５４のコレクタ
とともに、トランジスタ６８のベースを成すエピ
タキシヤル層のバルク抵抗、抵抗６４，６６はト
ランジスタ５６のコレクタとともに、トランジス
タ６０のベースを成すエピタキシヤル層のバルク
抵抗を以て構成され、トランジスタ５４，５６は
NPN型トランジスタで構成され、トランジスタ
６０，６８，７２，７４はPNP型トランジスタ
で構成されている。

このように各トランジスタ５４，６０，７２，
７４および抵抗５８，６４，６６，７０が形成さ
れる結果、各接続ポイントが同一導電型の半導体
となるので、構成の簡略化が可能に成るととも
に、各トランジスタ等の素子の集積度の向上と信
頼性を向上させることができる。

このため、エクスクルーシブOR回路は、単に
素子数の減少だけでなく、NPN型、PNP型トラ
ンジスタの組合わせで、回路構成の簡略化と相俟
つてIC化が容易になるとともに、集積度の向上
を図ることができ、さらに、消費電流の削減とと
もに、論理動作の信頼性を向上させることができ
る。

なお、実施例では一導電型の回路について説明
したが、反対導電型のICにおいても同様に実施
できるものであり、この発明は実施例の一導電型
のものに限定されるものではない。

以上説明したように、この発明によれば、構成
素子の削減によつて回路構成の簡略化とともに電
力消費の低減を図ることができ、しかも、集積回
路化に適した回路が実現でき、集積度の向上を図
ることができる。

【図面の簡単な説明】

第１図は従来のエクスクルーシブOR回路を示
す回路図、第２図はこの発明のエクスクルーシブ
OR回路の実施例を示す回路図、第３図はこの発
明のエクスクルーシブOR回路を集積回路で構成
した場合の説明図である。 ５４…第１のトランジスタ、５６…第２のトラ
ンジスタ、５８…第１の抵抗、６０…第３のトラ
ンジスタ、６４…第４の抵抗、６６…第３の抵
抗、６８…第４のトランジスタ、７０…第２の抵
抗、７２…第５のトランジスタ、７４…第６のト
ランジスタ、７８…出力抵抗。

Claims (1)

1. 【特許請求の範囲】 １ ベースに加えられた第１の入力によつてスイ
   ツチングする第１のトランジスタと、 ベースに前記第１の入力に対応して加えられた
   第２の入力によつてスイツチングする第２のトラ
   ンジスタと、 前記第１のトランジスタのコレクタと共通のエ
   ピタキシヤル層で形成された第１および第２の抵
   抗と、 前記第２のトランジスタのコレクタと共通のエ
   ピタキシヤル層で形成された第３および第４の抵
   抗と、 コレクタが前記第１の抵抗を介して前記第１の
   トランジスタのコレクタに接続され、かつ、前記
   第２のトランジスタのコレクタと共通のエピタキ
   シヤル層で形成されたベースが前記第４の抵抗を
   介して前記第２のトランジスタのコレクタに接続
   され、前記第２のトランジスタの導通状態によつ
   て飽和状態になる第３のトランジスタと、 コレクタが前記第３の抵抗を介して前記第２の
   トランジスタのコレクタに接続され、かつ、前記
   第１のトランジスタのコレクタと共通のエピタキ
   シヤル層で形成されたベースが前記第２の抵抗を
   介して前記第１のトランジスタのコレクタに接続
   され、前記第１のトランジスタの導通状態によつ
   て飽和状態になる第４のトランジスタと、 ベースが前記第３のトランジスタのコレクタに
   接続され、前記第１のトランジスタの導通状態お
   よび前記第３のトランジスタの不導通状態によつ
   て導通状態になる第５のトランジスタと、 ベースが前記第４のトランジスタのコレクタに
   接続され、かつ、コレクタが前記第５のトランジ
   スタのコレクタと共通に接続され、前記第２のト
   ランジスタの導通状態および前記第４のトランジ
   スタの不導通状態によつて導通状態になる第６の
   トランジスタと、 前記第５および第６のトランジスタのコレクタ
   に接続され、第５または第６のトランジスタのス
   イツチングにより、第１および第２の入力の排他
   的論理和出力を取り出す出力抵抗とを備えたエク
   スクルーシブOR回路。