KR920003473B1 - 테스트 용이화회로 - Google Patents

테스트 용이화회로 Download PDF

Info

Publication number
KR920003473B1
KR920003473B1 KR1019890008564A KR890008564A KR920003473B1 KR 920003473 B1 KR920003473 B1 KR 920003473B1 KR 1019890008564 A KR1019890008564 A KR 1019890008564A KR 890008564 A KR890008564 A KR 890008564A KR 920003473 B1 KR920003473 B1 KR 920003473B1
Authority
KR
South Korea
Prior art keywords
circuit
output
control information
analysis
circuit blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019890008564A
Other languages
English (en)
Other versions
KR900000769A (ko
Inventor
야스유키 노즈야마
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900000769A publication Critical patent/KR900000769A/ko
Application granted granted Critical
Publication of KR920003473B1 publication Critical patent/KR920003473B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

테스트 용이화회로
제1도는 본 발명의 1실시예에 따른 테스트용이화회로의 구성을 나타낸 도면.
제2도는 제1도에 도시된 회로의 동작을 나타낸 타이밍챠트.
제3도는 종래의 테스트용이화회로의 구성을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1, 3 : 매크로블럭 5 : 내부버스
9 : 출력버퍼 11 : I/O버퍼
19 : IFF회로 21 : 이네이블 신호발생기
33 : 마이크로명령레지스터 35 : 마이크로디코더
37 : 마스크회로 39 : 마스크 신호발생기
[산업상의 이용분야]
본 발명은 마이크로명령에 의해 제어되는 회로블럭을 용이하게 해석할 수 있도록 된 테스트용이화회로에 관한 것이다.
[종래의 기술 및 그 문제점]
마이크로명령에 의해 제어되는 회로블럭을 갖춘 집적회로, 예컨데 마이크로프로세서에 있어서는 산술연산유니트(ALU)나 시프터 및 레지스터파일로 이루어진 회로블럭(이하 「매크로블록(macro-block)」으로 칭함)이 버스를 통해 유기적으로 접속되어, 마이크로명령에 의해 고도의 데이터처리가 이루어지게 된다.
최근 이와 같은 마이크로프로세서에서는 고기능화와 고속화를 실현하기 위해 구성이 복잡화되고 있기 때문에 매크로블럭을 통상적인 동작으로 충분하게 해석하는 것이 점차 곤란하게 되고 있다.
종래에는 상기 마이크로프로세서에 구비된 회로블럭의 동작을 제3도에 도시된 회로로 해석하고 있는 바, 즉 제3도는 마이크로프로세서에 구비된 ALU나 시프터(1), 레지스터파일(3) 등으로 이루어진 매크로블럭의 불량해석을 하는 테스트용이화회로의 구성을 나타낸 도면으로, 도면중 매크로블럭(1)에 관해서는 내부버스(5)로부터 래치회로(7; LAT1,LAT2)를 통해 데이터가 입력되고, 매크로블럭(3)에 관해서는 내부버스(5)로부터 직접 데이터가 입력되며, 상기 매크로블럭(1,3)은 출력하려고 하는 데이터를 출력버퍼(9)를 통해 내부버스(5)에 인가한다. 상기 각각의 내부버스(5)는 I/O버퍼(11)를 통해 외부데이터핀(13) 및 외부어드레스핀(15)과 접속되어, 상기 매크로블럭(1,3)과 외부회로부간의 데이터 입출력이 수행된다.
또 상기 매크로블럭(1,3)에는 해석시 해석에 필요한 연산내용과 더불어 어드레스용의 제어정보를 그 매크로블럭(1,3)에 공급하는 회로(17; 이하 「TFF회로」라 칭함)가 접속되어 있고, 각각의 래치회로(7) 및 출력버퍼(9)에는 당해 래치회로(7)와 출력버퍼(9) 및 매크로블럭(1,3)을 해석시에 활성화할 것인지 여부를 나타내는 활성화정보를 공급하는 회로(19; 이하 「TFF회로」라 칭함)가 접속되어 있다. 여기서 상기 TFF회로(17,19)의 출력은 다음식으로 표시된다.
출력=MBT*SGN+MBT*ENi*Qi
여기서 MBT는 "0"레벨에서 통상적인 동작모드를 나타내고 "1"레벨에서 해석모드를 나타내는 테스트모드신호이고, SGN은 통상적인 동작시의 신호이며, ENi와 Qi는 각각 상기 TFF회로(17,19)의 이네이블신호와 활성화정보이다.
여기서 상기 ENi는 테스트시퀀스를 제어하는 시퀀스 제어신호(TEN)를 입력으로 하는 이네이블신호발생기(21; TGEN)에 의해 생성되고, Qi는 각각의 TFF회로(17,19)내에 구비된 플립플롭(이하 「F/F」로 칭함, 도시되지 않았음)의 출력으로서 주어진다. 여기서 상기 F/F은 염주형태로 접속되어 스캔체인(scan chain)을 형성하고, 각각의 F/F에는 MBT신호가 "0"레벨의 기간중 Qi가 스캔입력단으로 부터 차례로 인가되어 세트되며, 이 세트된 Qi는 MBT신호가 "1"레벨일때 홀드된다. 따라서, 상기 TFF회로(17,19)는 MBT신호가 "0"레벨로부터 "1"레벨로 변화하는 해석개시시의 Qi의 내용이 MBT신호가 "1"레벨로 된 이후의 해석기간중에 유지되므로, 상기 TFF회로(17,19)의 출력의 논리식으로 부터도 알 수 있는 바와 같이, 상기 해석기간 중에는 Qi가 "1"로 세트된 것만이 ENi신호에 따라 활성화되어 제어정보를 부여하게 된다.
이와 같은 구성에 있어서, 상기 매크로블럭(1,3)의 해석은 MBT신호를 "0"레벨로하여 해석에 필요한 제어정보를 각각의 TFF회로(17,19)의 F/F에 세트시킨후, MBT신호를 "1"레벨로 함으로써 개시된다. 해석이 개시되면 TEN신호를 변화시킴으로써 각각의 ENi신호가 생성되고, 이들의 신호가 각각 대응되는 TFF회로(17,19)에 인가된다. 또 I/O버퍼(11)는 MBT신호가 "1"레벨인 기간중에는 매크로블럭(1,3)의 동작에 대응해서 활성화/비활성화되도록 TGEN(21)에서 생성되는 I/O제어신호(TEN1)에 의해 제어된다.
이와 같이 해서 상기 매크로블럭(1, 3)에서 연산과 데이터의 입출력등의 동작이 외부와의 데이터의 입출력을 수행하면서 고속으로 실행되어 그 동작결과를 기초로 해서 불량해석이 이루어진다.
상기한 바와 같은 구성에 있어서, 매크로블럭의 기능에 따라 그 동작을 규정해서 충분한 해석을 하기 위해서는 해당 기능에 따라 제어정보를 인가할 필요가 있는 바, 이를 위해서는 매크로블럭에 제어정보를 인가하는 TFF회로가 1개의 매크로블럭에 대해 다수 필요하게 된다. 따라서, 테스트용이화회로의 점유면적을 현저하게 증가시키지 않고 다수의 매크로블럭을 해석하려면 TFF회로로의 갯수를 억제하지 않으면 안되는 상세한 해석을 하는 것이 곤란하게 된다.
또 매크로블럭의 제어정보는 TFF회로의 F/F으로부터 거의 집적적으로 인가되기 때문에 마이크로명령을 마이크로디코더에 의해 디코드한 디코드출력으로 매크로블럭의 동작이 수행되지 않게 된다. 따라서 마이크로디코더를 이용해서 보다 실제의 동작에 가까운 형태로 매크로블럭을 해석할 수 없다고 하는 문제가 생긴다.
[발명의 목적]
이에 본 발명은 상기한 점을 감안해서 발명된 것으로, 마이크로명령보다도 상위레벨의 제어기구에 의존하지 않으면서 구성의 대형화를 초래하지 않고 극히 실제에 가까운 동작으로 불량여부에 관한 상세한 동작 해석을 고석으로 행할 수 있도록 된 테스트용이화회로를 제공하는데 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 마이크로명령에 의해 제어되는 회로블럭의 해석에 필요한 마이크로명령형식의 제어정보가 세트되는 격납수단과, 이 격납수단으로부터 독출되는 제어정보를 무효화 및 유효화하는 마스크수단, 이 마스크수단에 의해 유효화된 제어정보를 디코드해서 상기 회로블럭의 해석시에 상기 회로블럭의 동작지령으로 되는 디코드출력을 상기 회로블럭에 공급하는 디코드수단, 상기 회로블럭의 해석시에 상기 회로블럭과 외부회로부간의 데이터입출력을 가능하게 하는 입출력수단 및, 상기 회로블럭의 해석시에 상기 입출력수단을 통해 소정의 해석시퀀스를 실행하여 데이터의 입출력 및 상기 마스크수단을 외부로 부터 인가되는 제어신호에 따라 제어하는 제어수단을 구비하여 구성돼 있다.
[작용]
상기와 같이 구성된 본 발명은, 회로블럭의 해석에 필요한 제어정보가 외부로부터 인가된 후, 소정의 해석시퀀스에서 회로블럭이 동작해야 할 상태로 되면, 제어정보를 디코드해서 그 디코드출력에 의해 회로블럭을 동작시켜 불량여부를 해석하게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명의 1실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예에 따른 테스트용이화회로의 구성을 나타낸 도면이고, 제2도는 제1도에 나타낸 회로의 동작을 설명하기 위한 타이밍챠트이다.
제1도에 나타낸 테스트용이화회로는 마이크로프로세서를 해석하기 위한 것으로, 매크로블럭에 대한 제어정보가 종래와 같이 개개의 기능에 따라 스캔체인의 F/F으로 부터 인가되는 것이 아니라 마이크로명령형식의 제어정보를 디코드한 디코드출력이 인가되도록 되어 있다. 제1도에 있어서, 제3도와 같은 부분에는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명은 생략한다.
제1도에 나타낸 테스트용이화회로는, 제3도에서 매크로블럭(1,3) 에 제어정보를 인가하는 TFF회로(17)를 생략한 대신, 마이크로명령에 의한 제어방식의 정보처리장치에 본래 구비되어 있는 마이크로ROM(31)과 마이크로명령 레지스터(33; MIR) 및 마이크로디코더(35)와, 본 발명의 실시예에 있어서 특징의 하나로 되는 마스크회로(37)와 마스크신호발생기 (39)를 구비하고 있다.
상기 마이크로ROM(31)은 매크로블럭을 제어하는 마이크로명령을 격납유지하는 독출전용메모리로서, 이 마이크로ROM(31)에 격납된 마이크로명령은 마이크로명령레지스터(33; MIR)에 세트된다.
또 MIR(33)은 통상 동작시에는 마이크로ROM(31)으로 부터 독출되어 디코드되는 선행 마이크로명령이 세트되는 레지스터로서, 해석시에는 매크로블럭(1, 3)에 동작을 지령하는 마이크로명령형식의 제어정보가 외부로부터 세트되는데, 이러한 MIR(33)은 예컨대 F/F을 종속접속시킨 스캔체인으로서 구성되어 있기 때문에 제어정보를 스캔입력단으로부터 차례로 인가하여 스캔한 다음 각각의 F/F에 세트하도록 되어 있다. 또 TFF회로(19)와 마찬가지로 MIR(33)도 MBT신호가 "1"레벨인 해석기간중에 홀드되고, 세트된 제어정보가 마스크회로(37)에 인가되도록 되어 있다.
또, 상기 마스크회로(37)는 상기 MIR(33)로부터 인가되는 제어정보를 무효화하여 동작시키지 않는 회로인 바, 이 제어정보의 무효화는 MBT신호가 "1"레벨인 해석기간중 상기 매크로블럭(1,3)에 대한 소정의 해석시퀀스에서 매크로블럭(1,3)이 동작할 상태로 될 때 까지의 기간동안 이루어진다. 따라서 상기 MIR(33)에 세트된 제어정보는 소정의 해석시퀀스에서 매크로블럭(1,3)이 동작할 상태로 되면 유효화된다. 이와 같은 뮤효화/유효화 여부는 외부로부터 인가되는 시퀀스제어신호(TEN)가 입력되는 마스크신호발생기(39)로부터 출력되는 마스크신호에 따라 제어되는 바, 유효화된 제어정보는 마이크로디코더(35)에 인가된다.
또, 이 마이크로디코더(35)는 MIR(33)로부터 출력되어 마스크회로(37)에 의해 유효화된 제어정보를 디코드하고, 이 디코드출력은 대응하는 매크로블럭(1,3)에 인가되며, 이 매크로블럭(1,3)은 상기 디코드출력에 따라 동작한다.
본 발명의 1실시에는 이상 설명한 바와 같이 구성되어 있는 바, 다음에는 제2도의 타이밍챠트를 참조해서 본 실시예의 작용을 설명한다.
제2도는 제1도에 나타낸 구성에 있어서, 외부로부터 인가된 데이터를 이용해서 수행하고, 그 연산결과를 레지스터파일(3)에 격납시킨 후, 외부로 출력되는 동작을 해석하기 위한 타이밍챠트로서, 이네이블신호(ENi; RE1,RE2,WE1,WE2,WE3)는 이네이블신호발생기(21)에서 시퀀스제어신호(TEN)로부터 F/F의 직렬접속을 이용해서 차례로 얻어지는 TEN1, TEN2, TEN3을 간단하게 조합시킴으로써 생성된다.
또 상기 매크로블럭(1,3)의 동작을 규정하는 제어정보가 스캔입력단으로부터 인가되어 차레로 MIR(33)에 세트되고, 또 상기한 매크로블럭(1, 3)의 동작에 대응해서 레지스터파일(3)과 각각의 래치회로(7) 및 출력버퍼(19)의 활성화를 제어하는 활성화정보(Qi)가 각각의 TFF회로(19)의 F/F에 세트된다.
이와 같은 상태에서 테스트모드신호(MBT)가 "1"레벨로 되어 해석이 개시되고, 시퀀스제어신호(TEN)로 부터 생성된 TEN1신호가 "0"레벨로 되면, 외부로부터 데이터핀(13)에 인가된 데이터(D1,D2)가 I/O버퍼를 통해 내부버스(5)에 취입된다. 이 내부버스(5)에 취입된 데이터는 이네이블신호발생기(21)로부터 출력되는 이네이블신호(ENi; WE1, WE2)에 의해 각각 대응되는 래치회로(7)에 인가되어 격납된다.
다음에 TEN1신호가 "1"레벨로 되면, 마스크신호가 "0"레벨로 되고 마스크회로(37)의 무효화가 해제되어 정보는 유효화되고, 또 TFF회로(19)의 이네이블신호(RE1)가 "0"레벨로 되면 상기 MIR(33)에 세트된 제어정보는 마이크로디코더(35)에 의해 디코드되어 그 디코드출력이 매크로블럭(1) 및 레지스터파일(3; RF)에 인가된다. 이에 따라 데이터(D1,D2)를 이용한 연산이 매크로블럭(1)에서 수행되고, 그 연산결과가 출력버퍼(19)를 통해 레지스터파일(3)에 격납된다.
한편 연산에 의해 발생되어 플래그레지스터(41; flag register)에 격납된 플래그는 이네이블신호(RE2)에 의해 출력버퍼(19)와 내부버스(5) 및 I/O버퍼(11)를 통해 외부로 독출되고, 또 레지스터파일(3)에 격납된 연산결과는 이네이블신호(RE3)에 의해 출력버퍼(19)와 내부버스(5) 및 I/O버퍼(19)를 통해 외부로 독출된다.
이와 같이 마이크로명령형식의 제어정보를 외부로부터 세트하여 상기 제어정보의 디코드출력에 따라 테스트 대상으로 되는 매크로블럭(1,3)을 동작시켜 해석을 수행하고 있기 때문에, 하이레벨인 기계어명령세트 및 마이크로명령을 사용하고 있는 마이크로프로세서에서 다수의 매크로블럭을 마이크로명령으로 변환하는 복잡한 제어로직에 의존하지 않고 불량여부를 해석할 수 있게 된다.
또 본래 마이크로프로세서에 구비되어 있는 마이크로명령레지스터(33; MIR)에 매크로블록의 제어정보를 세트하도록 하고 있기 때문에, 각각의 매크로블럭의 거의 모든 동작에 대응되는 제어정보를 TFF회로를 이용하지 않고 각각의 매크로블럭에 공급할 수 있게 된다. 따라서 회로구성의 대형화를 초래하지 않고 마이크로디코더를 포함한 매크로블럭의 동작상태를 상세하게 해석할 수 있게 된다. 또 마이크로디코더는 특히 복잡한 구성으로 되지 않기 때문에 현재의 설계도구의 신뢰성레벨에서 거의 완전한 것을 구성할 수 있게 된다.
또 본 발명에 따른 실시예에서는 매크로블럭(1, 3)을 통상적인 동작과 거의 동일한 타이밍으로 동작시킴과 더불어 버스를 이용해서 데이터처리를 수행하도록 하고 있기 때문에 고속으로 충분히 불량여부를 해석할 수 있게 된다. 이에 따라 마이크로프로세서의 개발시의 해석뿐만 아니라 양산시의 해석에 있어서도 본 발명을 유효하게 이용할 수 있게 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 해석의 대상으로 되는 회로블럭을 외부로부터 인가되는 마이크로명령형식의 제어정보를 디코드한 디코드출력으로 동작시켜 해석하도록 했기 때문에, 마이크로명령보다도 상위레벨의 제어로직에 의존하지 않으면서 회로구성의 대형화를 초래하지 않고 실제에 가까운 동작으로 상세한 해석을 고속으로 행할 수 있게 된다.

Claims (1)

  1. 마이크로명령에 의해 제어되는 회로블럭(1,3)의 해석에 필요한 마이크로명령형식의 제어정보가 세트되는 격납수단(31,33)과, 이 격납수단(31,33)으로부터 독출되는 제어정보를 무효화 및 유효화하는 마스크수단(37), 이 마스크수단(37)에 의해 유효화된 제어정보를 디코드해서 상기 회로블럭(1,3)의 해석시에 해당 회로블럭(1,3)의 동작지령으로 되는 디코드출력을 상기 회로블럭(1,3)에 공급하는 디코드수단(35), 상기 회로블럭(1,3)의 해석시에 해당 회로블럭(1,3)과 외부회로부간의 데이터입출력을 가능하게 하는 입출력수단(11) 및, 상기 회로블럭(1,3)의 해석시에 상기 입출력수단(11)을 통해 소정의 해석시퀀스를 실행하여 데이터의 입출력상태 및 상기 마스크수단(37)을 외부로부터 인가되는 제어신호에 따라 제어하는 제어수단(21,39)을 구비하여 구성된 것을 특징으로 하는 테스트용이화회로.
KR1019890008564A 1988-06-22 1989-06-21 테스트 용이화회로 Expired KR920003473B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-154015 1988-06-22
JP63154015A JPH01320544A (ja) 1988-06-22 1988-06-22 テスト容易化回路
JP88-154015 1988-06-22

Publications (2)

Publication Number Publication Date
KR900000769A KR900000769A (ko) 1990-01-31
KR920003473B1 true KR920003473B1 (ko) 1992-05-01

Family

ID=15575045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890008564A Expired KR920003473B1 (ko) 1988-06-22 1989-06-21 테스트 용이화회로

Country Status (5)

Country Link
US (1) US5398250A (ko)
EP (1) EP0347905B1 (ko)
JP (1) JPH01320544A (ko)
KR (1) KR920003473B1 (ko)
DE (1) DE68924304T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682325B2 (ja) * 1990-05-29 1994-10-19 株式会社東芝 情報処理装置のテスト容易化回路
JP2806075B2 (ja) * 1991-06-06 1998-09-30 日本電気株式会社 マイクロコンピュータ
JPH05233352A (ja) * 1992-02-19 1993-09-10 Nec Corp マイクロプロセッサ
US5869979A (en) 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US6230290B1 (en) 1997-07-02 2001-05-08 International Business Machines Corporation Method of self programmed built in self test
US6108798A (en) * 1997-07-02 2000-08-22 International Business Machines Corporation Self programmed built in self test
US5764655A (en) * 1997-07-02 1998-06-09 International Business Machines Corporation Built in self test with memory
US5936976A (en) * 1997-07-25 1999-08-10 Vlsi Technology, Inc. Selecting a test data input bus to supply test data to logical blocks within an integrated circuit
US6185712B1 (en) 1998-07-02 2001-02-06 International Business Machines Corporation Chip performance optimization with self programmed built in self test
US6643800B1 (en) * 2000-02-02 2003-11-04 Hewlett-Packard Development Company, L.P. Method and apparatus for testing microarchitectural features by using tests written in microcode
JP4228061B2 (ja) * 2000-12-07 2009-02-25 富士通マイクロエレクトロニクス株式会社 集積回路の試験装置および試験方法
US6573862B2 (en) * 2000-12-12 2003-06-03 Harris Corporation Phased array antenna including element control device providing fault detection and related methods
JP2007101395A (ja) * 2005-10-05 2007-04-19 Sony Corp 回路装置の検査装置、検査方法及び製造方法
US8365029B2 (en) * 2007-12-26 2013-01-29 Infineon Technologies Ag Digital circuits and methods for testing a digital circuit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3603936A (en) * 1969-12-08 1971-09-07 Ibm Microprogrammed data processing system
US3786434A (en) * 1972-12-20 1974-01-15 Ibm Full capacity small size microprogrammed control unit
US4212059A (en) * 1977-03-14 1980-07-08 Tokyo Shibaura Electric Co., Ltd. Information processing system
US4313200A (en) * 1978-08-28 1982-01-26 Takeda Riken Kogyo Kabushikikaisha Logic test system permitting test pattern changes without dummy cycles
US4342084A (en) * 1980-08-11 1982-07-27 International Business Machines Corporation Main storage validation means
JPS58146834A (ja) * 1982-02-24 1983-09-01 Sumitomo Metal Ind Ltd 炉体耐火物状態の推定方法
JPS59216249A (ja) * 1983-05-23 1984-12-06 Toshiba Corp 集積回路装置
EP0126785B1 (de) * 1983-05-25 1989-03-08 Ibm Deutschland Gmbh Prüf- und Diagnoseeinrichtung für Digitalrechner
DE3373729D1 (en) * 1983-12-08 1987-10-22 Ibm Deutschland Testing and diagnostic device for a digital calculator
JPH0668732B2 (ja) * 1984-11-21 1994-08-31 株式会社日立製作所 情報処理装置のスキヤン方式
IT1184054B (it) * 1985-03-25 1987-10-22 Cselt Centro Studi Lab Telecom Unita di controllo di microprogramma autocollaudante con rilevazione in linea degli errori in tecnologia mos
US4720811A (en) * 1985-04-26 1988-01-19 Hitachi, Ltd. Microprocessor capable of stopping its operation at any cycle time
US4920538A (en) * 1985-06-28 1990-04-24 International Business Machines Corporation Method of checking the execution of microcode sequences
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit
US4811345A (en) * 1986-12-16 1989-03-07 Advanced Micro Devices, Inc. Methods and apparatus for providing a user oriented microprocessor test interface for a complex, single chip, general purpose central processing unit
JPS63193237A (ja) * 1987-02-06 1988-08-10 Toshiba Corp 半導体集積回路装置
JPH0743672B2 (ja) * 1987-02-18 1995-05-15 株式会社東芝 メモリ保護違反検出装置
US5043985A (en) * 1987-05-05 1991-08-27 Industrial Technology Research Institute Integrated circuit testing arrangement
JP2513762B2 (ja) * 1988-01-29 1996-07-03 株式会社東芝 論理回路

Also Published As

Publication number Publication date
EP0347905A2 (en) 1989-12-27
DE68924304D1 (de) 1995-10-26
KR900000769A (ko) 1990-01-31
JPH01320544A (ja) 1989-12-26
EP0347905A3 (en) 1991-06-12
DE68924304T2 (de) 1996-04-04
EP0347905B1 (en) 1995-09-20
US5398250A (en) 1995-03-14

Similar Documents

Publication Publication Date Title
KR920003473B1 (ko) 테스트 용이화회로
US6611909B1 (en) Method and apparatus for dynamically translating program instructions to microcode instructions
KR890010673A (ko) 데이타 프로세서 및 그 처리제어방식
KR100186847B1 (ko) 서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기
US20010010082A1 (en) Microprocessor including controller for reduced power consumption and method therefor
KR20030051380A (ko) 마이크로프로세서
KR930001061A (ko) 마이크로 컴퓨터
JPS6079431A (ja) プログラマブルコントローラのパイプライン処理方法
JPH045217B2 (ko)
JPH05233320A (ja) マイクロコンピュータ
KR920006274B1 (ko) 마이크로 프로세서
KR0167307B1 (ko) 프로그램 분기 제어회로
JPH0212436A (ja) 半導体装置
JPH05151017A (ja) マイクロコンピユータ
JPS6379136A (ja) マイクロプログラム制御装置
JP2579817B2 (ja) マイクロプロセッサ
KR19990069869A (ko) 동작 모드 플래그를 구비한 마이크로 명령을 갖는 마이크로 프로세서
JPS61112248A (ja) テスト容易な論理大規模集積回路
JPH04370832A (ja) プロセッサ回路
JPH04313125A (ja) オペコードラッチ
JPH10105430A (ja) マイクロコンピュータの自己検査回路
JPH02244231A (ja) マイクロコンピュータ
JPH047754A (ja) マイクロコンピュータ
JPH03122900A (ja) テスト回路付きram装置
JPS6345644A (ja) マイクロプロセッサ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040502

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040502

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000