ATE230162T1 - Verfahren zur herstellung eines jfet bauelements - Google Patents

Verfahren zur herstellung eines jfet bauelements

Info

Publication number
ATE230162T1
ATE230162T1 AT97830490T AT97830490T ATE230162T1 AT E230162 T1 ATE230162 T1 AT E230162T1 AT 97830490 T AT97830490 T AT 97830490T AT 97830490 T AT97830490 T AT 97830490T AT E230162 T1 ATE230162 T1 AT E230162T1
Authority
AT
Austria
Prior art keywords
diffusion
jfet
producing
channel
zone
Prior art date
Application number
AT97830490T
Other languages
English (en)
Inventor
Pierluigi Bellutti
Maurizio Boscardin
Nicola Zorzi
Betta Gian-Franco Dalla
Original Assignee
Ist Trentino Di Cultura
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ist Trentino Di Cultura filed Critical Ist Trentino Di Cultura
Application granted granted Critical
Publication of ATE230162T1 publication Critical patent/ATE230162T1/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/87—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of PN-junction gate FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Solid State Image Pick-Up Elements (AREA)
AT97830490T 1997-10-02 1997-10-02 Verfahren zur herstellung eines jfet bauelements ATE230162T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP97830490A EP0907208B1 (de) 1997-10-02 1997-10-02 Verfahren zur Herstellung eines JFET Bauelements

Publications (1)

Publication Number Publication Date
ATE230162T1 true ATE230162T1 (de) 2003-01-15

Family

ID=8230795

Family Applications (1)

Application Number Title Priority Date Filing Date
AT97830490T ATE230162T1 (de) 1997-10-02 1997-10-02 Verfahren zur herstellung eines jfet bauelements

Country Status (3)

Country Link
EP (1) EP0907208B1 (de)
AT (1) ATE230162T1 (de)
DE (1) DE69717992T2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004018153B9 (de) * 2004-04-08 2012-08-23 Austriamicrosystems Ag Hochvolt-Sperrschicht-Feldeffekttransistor mit retrograder Gatewanne und Verfahren zu dessen Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118728A (en) * 1976-09-03 1978-10-03 Fairchild Camera And Instrument Corporation Integrated circuit structures utilizing conductive buried regions
DE2753704C2 (de) * 1977-12-02 1986-11-06 Bernd Prof. Dr. rer.nat 5841 Holzen Höfflinger Verfahren zum gleichzeitigen Herstellen von mittels Feldoxid isolierten CMOS-Schaltungsanordnungen und Bipolartransistoren
JPH05304258A (ja) * 1992-04-28 1993-11-16 Toshiba Corp 半導体装置およびその製造方法
US5296409A (en) * 1992-05-08 1994-03-22 National Semiconductor Corporation Method of making n-channel and p-channel junction field-effect transistors and CMOS transistors using a CMOS or bipolar/CMOS process
JPH08507177A (ja) * 1993-02-25 1996-07-30 ナショナル・セミコンダクター・コーポレイション Ｊｆｅｔを備えたｃｍｏｓデバイスの製造プロセス
EP0676802B1 (de) * 1994-03-31 1998-12-23 STMicroelectronics S.r.l. Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang

Also Published As

Publication number Publication date
EP0907208B1 (de) 2002-12-18
DE69717992D1 (de) 2003-01-30
DE69717992T2 (de) 2003-07-24
EP0907208A1 (de) 1999-04-07

Similar Documents

Publication Publication Date Title
DE3778961D1 (de) Selbstausrichtendes verfahren zur herstellung kleiner dmos-zellen und durch dieses verfahren erhaltene mos-bauelemente.
EP1028473A3 (de) Mittels weniger Masken hergestelltes vertikales MOS-Bauelement mit Graben-Gateelektrode
DE3789350D1 (de) Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete.
ATE187844T1 (de) Verfahren zur herstellung einer oxidschicht in der halbleitertechnik
DE69011736D1 (de) Verfahren zur Herstellung eines sichselbstjustierenden Transistors mit schwach dotiertem Drain und Source in einem Graben.
SE7614157L (sv) Sett att frastella en halvledaranordning
DE3773249D1 (de) Bildschirm mit aktiver matrix ohne stoertransistor und verfahren zur fabrikation dieses schirmes.
EP0613175A3 (de) Verfahren zur Herstellung eines MOS-Bauelements mittels Bor-Diffusion
ATE147544T1 (de) Verfahren zur herstellung einer dünnfilm- halbleitervorrichtung
DE3483851D1 (de) Verfahren zur herstellung eines schottky-gate-feldeffekttransistors.
DE59608458D1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
ATE122176T1 (de) Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur.
DE69132262D1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit zu Source- und Drainelektrode selbstjustiertem Gate
ATE319188T1 (de) Verfahren zur herstellung einer mos- transistoranordnung
DE69108938D1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einer LDD-Struktur.
DE69433949D1 (de) Verfahren zur Herstellung von MOSFETS mit verbesserten Kurz-Kanal Effekten
DE3280276D1 (de) Verfahren zur herstellung eines submikron-bipolartransistors ohne epitaxiales wachstum und die sich ergebende struktur.
DE69717992D1 (de) Verfahren zur Herstellung eines JFET Bauelements
DE69017798D1 (de) Dünnfilm-MOS-Transistor, bei dem die Kanalzone mit der Source verbunden ist, und Verfahren zur Herstellung.
WO1997023902A3 (de) Verfahren zur herstellung eines mos-transistors
ATE73964T1 (de) Duennschicht-feldeffekttransistor mit kurzem kanal und verfahren zu seiner herstellung.
ATE139060T1 (de) Verfahren zur herstellung eines mos-transistors
EP0875942A3 (de) MOS-Transistor und Verfahren zu dessen Herstellung
ATE109593T1 (de) Photoelektrisches umwandlungselement und verfahren zu seiner herstellung.
ATE238261T1 (de) Verfahren zur herstellung von orthoestern

Legal Events

Date Code Title Description
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties