HK51294A - Semiconductor integrated circuit device and method of manufacturing the same - Google Patents

Semiconductor integrated circuit device and method of manufacturing the same Download PDF

Info

Publication number
HK51294A
HK51294A HK51294A HK51294A HK51294A HK 51294 A HK51294 A HK 51294A HK 51294 A HK51294 A HK 51294A HK 51294 A HK51294 A HK 51294A HK 51294 A HK51294 A HK 51294A
Authority
HK
Hong Kong
Prior art keywords
mosfet
region
semiconductor
regions
phosphorus
Prior art date
Application number
HK51294A
Other languages
German (de)
English (en)
Inventor
Katto Hisao
Okuyama Kousuke
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Publication of HK51294A publication Critical patent/HK51294A/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Claims (10)

  1. Dispositif à circuits intégrés à semiconducteurs comprenant    un premier transistor MOSFET (12) faisant partie d'un circuit interne (1), et    un second transistor MOSFET (11) faisant partie d'un circuit d'entrée/sortie (2), le second transistor MOSFET (11) étant formé sur le même substrat semiconducteur (10) et possédant le même type de conductivité que le premier transistor MOSFET (12) et comportant une région de source/drain (18) qui est raccordée à un plot de liaison, et une pellicule d'isolant de grille (16) possédant la même épaisseur que celle du premier transistor MOSFET (12),    caractérisé en ce    que la région de source/drain (24) du premier transistor MOSFET (12) comprend une première région semiconductrice (27) possédant une concentration élevée en impuretés et une seconde région semiconductrice (26), qui possède une concentration inférieure en impuretés et est formée dans une position plus proche du canal, que ne l'est la première région semiconductrice (27), et    que la région de source/drain (18) du second transistor MOSFET (11) comprend une troisième région semiconductrice (20) qui est en contact avec le substrat (10) et possède une concentration en impuretés plus élevée que la seconde région semiconductrice (26) du premier transistor MOSFET (12).
  2. Dispositif selon la revendication 1, dans lequel lesdits premier et second transistors MOSFET (12,11) sont des transistors MOSFET à canal N et que lesdites première, seconde et troisième régions semiconductrices (27,26,20) comprennent respectivement, comme impuretés, de l'arsenic, du phosphore et du phosphore.
  3. Dispositif selon la revendication 1 ou 2, comprenant en outre un troisième transistor MOSFET (13) formé sur ledit substrat semiconducteur (10) et possédant un type de conductivité opposé à celui des premier et second transistors MOSFET (12,11).
  4. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel la concentration en impuretés de ladite troisième région semiconductrice (20) est égale à au moins 1 x 10¹⁹/cm³.
  5. Dispositif selon l'une quelconque des revendications 1 à 4, comportant en outre des entretoises de parois latérales (25,22,30), qui sont formées sur deux parois latérales de chacune des électrodes de grille (23,17,28) desdits premier, second et troisième transistors MOSFET (12,11,13),    dans lequel ladite première région semiconductrice (27) est définie par ladite électrode de grille (23) dudit premier transistor MOSFET (12) et par lesdites entretoises (25) des parois latérales, et ladite seconde région semiconductrice (26) est définie par ladite électrode de grille (23) dudit premier transistor MOSFET (12).
  6. Dispositif selon la revendication 1, dans lequel la région de source/drain (18) du second transistor MOSFET (11) comprend au moins une autre région semiconductrice (19,21) qui possède une concentration en impuretés inférieure à celle de la troisième région semiconductrice (20).
  7. Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs, qui possède des premier et second transistors MOSFET (12,11) formés sur un substrat semiconducteur (10) et faisant partie respectivement d'un circuit interne et d'un circuit d'entrée/sortie, comprenant :    la formation d'électrodes de grille (23,17) desdits premier et second transistors MOSFET (12,11) sur ledit substrat semiconducteur (10),    l'introduction d'une impureté possédant le premier type de conductivité en une faible concentration dans au moins une région pour former ledit transistor MOSFET (12), moyennant l'utilisation desdites électrodes de grille (23,17) en tant que masque, ce qui permet de former des secondes régions semiconductrices (19,26),    la formation d'entretoises (25,22) sur deux parois latérales de chacune desdites électrodes de grille (23,17) desdits premier et second transistors MOSFET (10,11),    l'introduction d'une impureté possédant le premier type de conductivité dans une région pour former ledit second transistor MOSFET (11), moyennant l'utilisation de ladite électrode de grille (17) dudit second transistor MOSFET (11) et desdites entretoises (22) des parois latérales de cette électrode en tant que masque, ce qui permet de former des troisièmes régions semiconductrices (20) en tant que régions de source et de drain (18) dudit second transistor MOSFET (11), la concentration en impuretés desdites troisièmes régions semiconductrices (20) étant supérieure à celle desdites secondes régions semiconductrices (19), et    l'introduction d'une impureté possédant le premier type de conductivité dans au moins ladite région pour former ledit premier transistor MOSFET (12), moyennant l'utilisation de ladite électrode de grille (23) et desdites entretoises (25) des parois latérales en tant que masque, ce qui permet de former des premières régions semiconductrices (27), la concentration en impuretés desdites premières régions semiconductrices (27) étant supérieure à celle desdites secondes régions semiconductrices (26), une région de source ou de drain (24) dudit premier transistor MOSFET (12) étant formée par lesdites seconde et première régions semiconductrices (26,27).
  8. Procédé selon la revendication 7, selon lequel lesdits premier et second transistors MOSFET (12,11) sont des transistors MOSFET à canal N, et lesdites première, seconde et troisième régions semiconductrices (27,26,20) sont formées respectivement par introduction d'arsenic, de phosphore, et de phosphore.
  9. Procédé selon la revendication 7 ou 8, selon lequel lesdites premières régions semiconductrices (27) sont formées uniquement dans ledit premier transistor MOSFET (12).
  10. Procédé selon l'une quelconque des revendications 7 à 9, selon lequel on forme une résistance (R), dont une extrémité est raccordée à ladite région de source ou de drain (18) dudit second transistor MOSFET (11), ladite résistance (R) étant formée d'une région semiconductrice qui est réalisée au moyen de la même étape que l'étape de formation de ladite troisième région semiconductrice (20), l'autre extrémité de ladite résistance (R) étant raccordée à un plot de liaison (BP).
HK51294A 1985-02-01 1994-05-19 Semiconductor integrated circuit device and method of manufacturing the same HK51294A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60016508A JPH0695563B2 (ja) 1985-02-01 1985-02-01 半導体装置

Publications (1)

Publication Number Publication Date
HK51294A true HK51294A (en) 1994-05-27

Family

ID=11918210

Family Applications (1)

Application Number Title Priority Date Filing Date
HK51294A HK51294A (en) 1985-02-01 1994-05-19 Semiconductor integrated circuit device and method of manufacturing the same

Country Status (7)

Country Link
US (1) US4717684A (fr)
EP (1) EP0189914B1 (fr)
JP (1) JPH0695563B2 (fr)
KR (1) KR930001560B1 (fr)
CN (1) CN1007681B (fr)
DE (1) DE3685124D1 (fr)
HK (1) HK51294A (fr)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5247199A (en) * 1986-01-15 1993-09-21 Harris Corporation Process for forming twin well CMOS integrated circuits
US5215936A (en) * 1986-10-09 1993-06-01 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having a lightly-doped drain structure
JPS63119574A (ja) * 1986-11-07 1988-05-24 Toshiba Corp 半導体装置の製造方法
US4978628A (en) * 1986-11-19 1990-12-18 Teledyne Industries, Inc. Drail-well/extension high voltage MOS transistor structure and method of fabrication
US4764482A (en) * 1986-11-21 1988-08-16 General Electric Company Method of fabricating an integrated circuit containing bipolar and MOS transistors
US4764477A (en) * 1987-04-06 1988-08-16 Motorola, Inc. CMOS process flow with small gate geometry LDO N-channel transistors
JPH07107919B2 (ja) * 1987-05-07 1995-11-15 松下電子工業株式会社 半導体集積回路
JPS6455855A (en) * 1987-08-27 1989-03-02 Mitsubishi Electric Corp Complementary type field effect transistor
US5086008A (en) * 1988-02-29 1992-02-04 Sgs-Thomson Microelectronics S.R.L. Process for obtaining high-voltage N channel transistors particularly for EEPROM memories with CMOS technology
JPH0254959A (ja) * 1988-08-19 1990-02-23 Seiko Epson Corp 半導体装置
NL8900593A (nl) * 1989-03-13 1990-10-01 Philips Nv Halfgeleiderinrichting met een beveiligingsschakeling.
US4874713A (en) * 1989-05-01 1989-10-17 Ncr Corporation Method of making asymmetrically optimized CMOS field effect transistors
KR940004449B1 (ko) * 1990-03-02 1994-05-25 가부시키가이샤 도시바 반도체장치
JP2624878B2 (ja) * 1990-07-06 1997-06-25 株式会社東芝 半導体装置
JP2625602B2 (ja) * 1991-01-18 1997-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 集積回路デバイスの製造プロセス
JP2953192B2 (ja) * 1991-05-29 1999-09-27 日本電気株式会社 半導体集積回路
JP3119902B2 (ja) * 1991-07-16 2000-12-25 三菱電機株式会社 半導体装置およびその製造方法
US5268317A (en) * 1991-11-12 1993-12-07 Siemens Aktiengesellschaft Method of forming shallow junctions in field effect transistors
AU5669794A (en) * 1992-12-11 1994-07-04 Intel Corporation A mos transistor having a composite gate electrode and method of fabrication
US5953582A (en) * 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
US5838033A (en) * 1993-09-08 1998-11-17 Lucent Technologies Inc. Integrated circuit with gate conductor defined resistor
CN1881620B (zh) * 1993-10-01 2010-06-23 株式会社半导体能源研究所 半导体器件及其制造方法
US5472887A (en) * 1993-11-09 1995-12-05 Texas Instruments Incorporated Method of fabricating semiconductor device having high-and low-voltage MOS transistors
JP2682425B2 (ja) * 1993-12-24 1997-11-26 日本電気株式会社 半導体装置の製造方法
JPH07321306A (ja) * 1994-03-31 1995-12-08 Seiko Instr Inc 半導体装置およびその製造方法
US5432105A (en) * 1994-09-19 1995-07-11 United Microelectronics Corporation Method for fabricating self-aligned polysilicon contacts on FET source/drain areas
US5652155A (en) * 1995-10-30 1997-07-29 Advanced Micro Devices, Inc. Method for making semiconductor circuit including non-ESD transistors with reduced degradation due to an impurity implant
US5672527A (en) * 1996-03-08 1997-09-30 United Microelectronics Corp. Method for fabricating an electrostatic discharge protection circuit
US6037227A (en) * 1997-06-03 2000-03-14 United Microelectronics Corp. Method of making high density mask ROM having a two level bit line
US6603180B1 (en) * 1997-11-28 2003-08-05 Advanced Micro Devices, Inc. Semiconductor device having large-area silicide layer and process of fabrication thereof
JP3149937B2 (ja) * 1997-12-08 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
FR2773266B1 (fr) * 1997-12-31 2001-11-09 Sgs Thomson Microelectronics Structure electronique comprenant des transistors a haute et basse tension et procede de fabrication correspondant
US5953601A (en) * 1998-02-17 1999-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. ESD implantation scheme for 0.35 μm 3.3V 70A gate oxide process
US5897348A (en) * 1998-03-13 1999-04-27 Texas Instruments - Acer Incorporated Low mask count self-aligned silicided CMOS transistors with a high electrostatic discharge resistance
US5998247A (en) * 1998-04-09 1999-12-07 Texas Instruments - Acer Incorporated Process to fabricate the non-silicide region for electrostatic discharge protection circuit
JP2001127270A (ja) * 1999-10-27 2001-05-11 Nec Corp 半導体装置及びその製造方法
KR100308087B1 (ko) * 1999-11-26 2001-11-05 박종섭 이에스디(ｅｓｄ) 보호 회로 및 그 제조방법
US6509223B2 (en) * 2001-01-19 2003-01-21 United Microelectronics Corp. Method for making an embedded memory MOS
EP1263033A1 (fr) * 2001-05-24 2002-12-04 Texas Instruments Inc. Fabrication des transistors CMOS du core analogique et numérique et des transistors CMOS d'entrée et de sortie
US6563175B2 (en) * 2001-09-24 2003-05-13 Texas Instruments Incorporated NMOS ESD protection device with thin silicide and methods for making same
KR100574948B1 (ko) * 2003-08-23 2006-04-28 삼성전자주식회사 기생 캐패시턴스가 감소된 반도체 메모리 소자 및 그제조방법
JP2006019511A (ja) * 2004-07-01 2006-01-19 Fujitsu Ltd 半導体装置及びその製造方法
US7585737B2 (en) 2006-11-30 2009-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing double diffused drains in semiconductor devices
US8026135B2 (en) * 2007-08-15 2011-09-27 Texas Instruments Incorporated Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams
JP5778900B2 (ja) * 2010-08-20 2015-09-16 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3731161A (en) * 1970-09-05 1973-05-01 Nippon Electric Co Semiconductor integrated circuit
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
FR2445617A1 (fr) * 1978-12-28 1980-07-25 Ibm France Resistance a tension de claquage amelioree obtenue par une double implantation ionique dans un substrat semi-conducteur et son procede de fabrication
US4325180A (en) * 1979-02-15 1982-04-20 Texas Instruments Incorporated Process for monolithic integration of logic, control, and high voltage interface circuitry
JPS5696850A (en) * 1979-12-30 1981-08-05 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS5715459A (en) * 1980-07-01 1982-01-26 Fujitsu Ltd Semiconductor integrated circuit
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4475280A (en) * 1980-12-24 1984-10-09 General Electric Company Method of making an integrated circuit incorporating low voltage and high voltage semiconductor devices
JPS5833870A (ja) * 1981-08-24 1983-02-28 Hitachi Ltd 半導体装置
US4590663A (en) * 1982-02-01 1986-05-27 Texas Instruments Incorporated High voltage CMOS technology with N-channel source/drain extensions
JPS59920A (ja) * 1982-06-23 1984-01-06 Fujitsu Ltd 半導体装置の製造方法
JPS5972759A (ja) * 1982-10-20 1984-04-24 Toshiba Corp 半導体装置の製造方法
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
JPS6072272A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
JPH0693494B2 (ja) * 1984-03-16 1994-11-16 株式会社日立製作所 半導体集積回路装置の製造方法
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication

Also Published As

Publication number Publication date
CN1007681B (zh) 1990-04-18
KR860006840A (ko) 1986-09-15
EP0189914B1 (fr) 1992-05-06
JPS61177769A (ja) 1986-08-09
JPH0695563B2 (ja) 1994-11-24
KR930001560B1 (ko) 1993-03-04
EP0189914A3 (en) 1987-04-15
US4717684A (en) 1988-01-05
CN86100841A (zh) 1986-07-30
DE3685124D1 (de) 1992-06-11
EP0189914A2 (fr) 1986-08-06

Similar Documents

Publication Publication Date Title
EP0189914B1 (fr) Circuit intégré à semi-conducteurs et procédé pour sa fabrication
US5276346A (en) Semiconductor integrated circuit device having protective/output elements and internal circuits
EP0248292B1 (fr) Dispositif semi-conducteur à haute tension de claquage
EP0164449A2 (fr) Procédé pour fabriquer un dispositif à circuit intégré semi-conducteur comportant un élément du type MISFET
US5610089A (en) Method of fabrication of semiconductor integrated circuit device
KR100204986B1 (ko) 집적 회로 및 집적 회로 제조 방법
KR950012705A (ko) 정전방전 보호회로의 트랜지스터 및 그 제조방법
US6278162B1 (en) ESD protection for LDD devices
US4960725A (en) Semiconductor device and manufacturing process for providing device regions on the semiconductor device and isolation regions to isolate the device regions from each other.
US5675168A (en) Unsymmetrical MOS device having a gate insulator area offset from the source and drain areas, and ESD protection circuit including such a MOS device
JPH07321320A (ja) 非対称ｍｏｓ型半導体装置及びその製造方法、ならびに該半導体装置を含む静電破壊保護回路
EP1225626A2 (fr) Circuit intégré à semi-conducteur et son procédé de fabrication
US6709936B1 (en) Narrow high performance MOSFET device design
KR930001562B1 (ko) 반도체 집적 회로장치의 제조방법
JPS62265765A (ja) 半導体装置の製造方法
JP2993784B2 (ja) 半導体装置及びその製造方法
JPS6370553A (ja) 半導体集積回路装置及びその製造方法
KR100477950B1 (ko) 정전기 방전 보호 구조를 가지는 감소된 캐패시턴스트랜지스터의 형성방법
JPH0817206B2 (ja) 半導体装置
US20020036323A1 (en) Semiconductor device and method of manufacturing the same
JPS627710B2 (fr)
KR100214860B1 (ko) 반도체 소자의 정전기 방지 구조 및 그 제조방법
JPH02292857A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0750784B2 (ja) 半導体装置の製造方法
JPH0278228A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)