JP2000227457A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000227457A
JP2000227457A JP11028438A JP2843899A JP2000227457A JP 2000227457 A JP2000227457 A JP 2000227457A JP 11028438 A JP11028438 A JP 11028438A JP 2843899 A JP2843899 A JP 2843899A JP 2000227457 A JP2000227457 A JP 2000227457A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
internal circuit
semiconductor device
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11028438A
Other languages
English (en)
Inventor
Junichi Hikita
純一 疋田
Hiroo Mochida
博雄 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11028438A priority Critical patent/JP2000227457A/ja
Priority to US09/496,963 priority patent/US6534847B2/en
Publication of JP2000227457A publication Critical patent/JP2000227457A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】複数の半導体チップを組み合わせて構成される
半導体装置において、半導体チップ単体の状態での動作
確認を確認用の端子を増やすことなく、かつ、容易に行
うことができる半導体装置を提供する。 【解決手段】親チップ１と子チップ２とをチップ・オン
・チップ接合して半導体装置が構成されている。親チッ
プ１の内部回路Ｃ１は、チップ間接続部Ｔ１を介して子
チップ２の内部回路Ｃ２に接続されている。内部回路Ｃ
２は、チップ間接続部Ｔ２を介して、親チップ１に形成
された外部接続用パッド１２に出力信号を導出する。子
チップ２が親チップ１に接続されていないときには、Ｎ
ＡＮＤゲートＧ３は、内部回路Ｃ１の出力信号を通過さ
せる。この出力信号は、ＡＮＤゲートＧ１を通って外部
接続部Ｔ２に導出される。そこで、外部接続部Ｔ２にテ
ストプローブを当てれば、親チップ１の単体での動作確
認が可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、所定機能の半導
体装置（半導体チップ）と接続されて機能補完されるこ
とにより一定の機能を達成する半導体装置（半導体チッ
プ）、およびこのような関係にある複数の半導体装置
（半導体チップ）を接続して構成される半導体装置に関
する。
【０００２】
【従来の技術】複数個の半導体チップを重ね合わせて接
合したチップ・オン・チップ構造の半導体装置のよう
に、複数の半導体チップで一定の機能を達成する半導体
装置がある。たとえば、図４に示すように、親チップ１
１０と子チップ１２０とを表面同士を対向させてバンプ
１３０，１３１で相互に接合したチップ・オン・チップ
構造の半導体装置においては、バンプ１３０，１３１を
介して、親チップ１１０の内部回路１１１と、子チップ
１２０の内部回路１２１とが接続される。外部の装置に
対して信号を入出力するための外部接続用パッド１１２
は、親チップ１１０の表面において、子チップ１２０の
接合領域を回避した周縁部付近に設けられるのが一般的
である。
【０００３】この種の半導体装置においては、親チップ
１１０の内部回路１１１は、それのみでは実用的な機能
を達成しない不完全な回路であることがある。この場
合、この内部回路１１１は、子チップ１２０の内部回路
１２１によって機能補完され、一定の実用的機能を達成
できる。すなわち、たとえば、親チップ１の内部回路１
１１の出力信号は、バンプ１３０を介して子チップ２の
内部回路１２１に入力され、この内部回路１２１の出力
信号が、別のバンプ１３１を介して親チップ１に返され
た後、外部接続用パッド１２１に実用上意味のある信号
として導出される。
【０００４】
【発明が解決しようとする課題】半導体装置の製造工程
では、半導体チップ表面のパッドにテストプローブを当
てて動作を確認する動作確認工程が不可欠である。複数
の半導体チップで構成される半導体装置では、組立後に
動作不良と判定されれば全ての半導体チップが無駄にな
るから、組立前に個々の半導体チップの動作確認をする
ことが好ましいと言える。
【０００５】ところが、図４の構成のような場合、親チ
ップ１１０の内部回路１１１は、実用上不完全な回路で
あり、その出力信号は子チップ１２０との接続のための
バンプ１３０にのみ導出され、テストプローブが当てら
れる外部接続用パッド１１２に導出されるようにはなっ
ていない。そのため、通常の方法では、親チップ１１０
の内部回路１１１の動作確認を行うことができない。
【０００６】バンプ１３０にテストプローブを当てれば
動作確認が可能であろうが、一般に、チップ表面の内方
の領域に設けられるバンプ１３０にテストプローブを正
確に当てることは、容易ではない。また、バンプ１３０
の信号を新たなパッドに接続してモニタできるようにし
ても動作確認を行うことはできるが、この場合にはパッ
ド（端子）が増加してしまうので、モニタすべき信号線
が多い場合には、チップサイズを大きくする必要があ
り、実現するのが難しかった。
【０００７】そこで、この発明の目的は、上述の技術的
課題を解決し、別の半導体装置によって機能補完される
半導体装置において、その動作確認をパッドを増やすこ
となく容易に行うことができる構成を有する半導体装置
を提供することである。また、この発明の他の目的は、
複数の半導体チップを組み合わせて構成される半導体装
置において、半導体チップ単体の状態での動作確認を容
易に行うことができる半導体装置を提供することであ
る。
【０００８】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体基
板上に形成され、所定機能の半導体装置と接続されて機
能補完されることにより一定の機能回路を形成する内部
回路と、上記半導体基板上に形成され、上記内部回路と
上記所定機能の半導体装置とを接続するための装置間接
続部と、上記半導体基板上に形成され、上記所定機能の
半導体装置以外の装置に対する信号の入出力のための外
部接続部と、上記半導体基板上に形成され、上記内部回
路を上記外部接続部から開放する状態と、上記内部回路
を上記外部接続部に接続する状態とを切り換える切り換
え回路とを含むことを特徴とする半導体装置である。
【０００９】上記のような内部回路は、別の半導体装置
によって機能補完されて実用的機能を達成できる不完全
な回路であり、それゆえに、一般に、外部接続部とは直
接的には接続されないのであるが、本発明では、切り換
え回路を介して、内部回路を外部接続部に接続可能とし
た。これにより、上記所定機能の半導体装置とは接続さ
れていない単体の状態で、動作確認作業の容易な外部接
続部を利用して当該内部回路の動作確認を行うことがで
きる。
【００１０】なお、上記切り換え回路は、上記内部回路
を上記外部接続部から開放して上記装置間接続部に接続
する状態と、上記内部回路を上記装置間接続部から開放
して上記外部接続部に接続する状態とを切り換えるもの
であってもよい。また、上記内部回路が上記装置間接続
部に終始接続されていて、上記切り換え回路は、上記内
部回路と上記外部接続部との間を開閉するものであって
もよい。
【００１１】また、上記装置間接続部は、半導体基板上
に形成されたパッド、またはパッド上に形成されたバン
プもしくは金属蒸着膜などのような、他の半導体チップ
との接続のためのチップ間接続部を含むものであっても
よい。請求項２記載の発明は、上記切り換え回路は、上
記装置間接続部に上記所定機能の半導体装置が接続され
ているときには、上記内部回路を上記外部接続部から開
放し、上記装置間接続部に上記所定機能の半導体装置が
接続されていないときには、上記内部回路を上記外部接
続部に接続するものであることを特徴とする請求項１記
載の半導体装置である。
【００１２】この構成によれば、上記所定機能の半導体
装置が接続されているか否かで、切り換え回路が自動的
に切り換わる。すなわち、上記所定機能の半導体装置が
接続されているときには、内部回路は、外部接続部から
開放された状態となり、上記所定機能の半導体装置が接
続されていないときには、内部回路を外部接続部に自動
的に接続できる。これにより、外部からの制御信号を入
力しなくても、半導体装置単体での動作確認を行える。
【００１３】上記半導体装置は、上記切り換え回路に切
り換え制御信号を入力するための制御入力端子部をさら
に含んでいてもよい（請求項３）。この構成によれば、
制御入力端子部からの制御信号の入力により、切り換え
回路を切り換えることができる。この場合に、上記制御
入力端子部は、上記所定機能の半導体装置に設けられた
制御出力端子部に接続されるように形成されていること
が好ましい（請求項３）。
【００１４】この構成によれば、上記所定機能の半導体
装置から制御入力端子部に制御信号が与えられ、これに
より、切り換え回路の切り換えが達成される。たとえ
ば、上記制御出力端子部が一定の電圧（たとえば、電源
電圧またはグランド）を発生するものであれば、上記所
定機能の半導体装置が接続されているか否かで、切り換
え回路を自動切り換えさせることができる。
【００１５】なお、切り換え回路の制御信号ラインを、
上記所定機能の半導体装置に接続されたときに一定の電
圧が与えられるライン（たとえば、電源ラインまたはグ
ランドライン）に接続しておけば、制御入力端子部を特
別に設けておかなくても、切り換え回路の自動切り換え
が可能である。請求項４記載の発明は、第１の半導体チ
ップと第２の半導体チップとを接続して構成される半導
体装置であって、上記第１の半導体チップに形成された
第１の内部回路と、上記第２の半導体チップに形成され
た第２の内部回路とを含み、上記第１の内部回路は、上
記第２の内部回路と接続されて機能補完されることによ
り一定の機能回路を形成するものであり、上記半導体装
置は、さらに上記第１の内部回路と上記第２の内部回路
とを接続するための装置間接続部と、上記第１の半導体
チップに形成され、上記第２の半導体チップ以外の装置
に対する信号の入出力のための外部接続部と、上記第１
の半導体チップに形成され、上記第１の内部回路を上記
外部接続部から開放する状態と、上記第１の内部回路を
上記外部接続部に接続する状態とを切り換える切り換え
回路とを含むことを特徴とする半導体装置である。
【００１６】第１の半導体チップに形成された第１の内
部回路は、第２の半導体チップに形成された第２の内部
回路によって機能補完される実用上不完全な回路であ
り、それゆえに、一般的には、外部接続部には接続され
ないのであるが、この発明では、切り換え回路によって
当該第１の内部回路を外部接続部に接続可能としてあ
る。これにより、第１の半導体チップと第２の半導体チ
ップとを接続することなく、第１の半導体チップ単体で
の動作確認が可能となる。
【００１７】請求項５記載の発明は、上記第１の半導体
チップと上記第２の半導体チップとは、互いに重ね合わ
されて接合され、チップ・オン・チップ構造の半導体装
置を構成するものであり、上記装置間接続部は、上記第
１の半導体チップの表面と上記第２の半導体チップの表
面との間に介在されて上記第１および第２の半導体チッ
プ相互間を接合するものであることを特徴とする請求項
４記載の半導体装置である。
【００１８】このようなチップ・オン・チップ構造の半
導体装置では、外部接続部は第１の半導体チップの周縁
領域に形成され、装置間接続部は半導体チップの内方領
域に形成されるのが一般的である。そして、この発明で
は、周縁領域に形成される外部接続部が切り換え回路を
介して第１の内部回路に接続可能であるので、この外部
接続部を利用することにより、第１の内部回路の動作確
認を容易に行うことができる。
【００１９】請求項６記載の発明は、上記切り換え回路
は、上記第１および第２の半導体チップが接続されてい
るときには、上記第１の内部回路を上記外部接続部から
開放し、上記第１および第２の半導体チップが接続され
ていないときには、上記第１の内部回路を上記外部接続
部に接続するものであることを特徴とする請求項４また
は５記載の半導体装置である。
【００２０】この構成によれば、第２の半導体チップが
第１の半導体チップに接続されているか否かで、切り換
え回路が自動的に切り換わる。すなわち、上記第１およ
び第２の半導体チップが接続されているときには、第１
の内部回路は、外部接続部から開放された状態となり、
上記第１および第２の半導体チップが接続されていない
ときには、第１の内部回路を外部接続部に自動的に接続
できる。これにより、外部からの制御信号を入力しなく
ても、第１の半導体チップ単体での動作確認を行える。
【００２１】上記第１の半導体チップは、上記切り換え
回路に切り換え制御信号を入力するための制御入力端子
部をさらに含んでいてもよい（請求項７）。この構成に
よれば、制御入力端子部からの制御信号の入力により、
切り換え回路を切り換えることができる。この場合に、
上記第２の半導体チップは、上記第２の半導体チップの
制御入力端子部に接続される制御出力端子部をさらに含
んでいてもよい（請求項７）。
【００２２】この構成によれば、第２の半導体チップの
制御出力端子部から第１の半導体チップの制御入力端子
部に制御信号が与えられ、これにより、切り換え回路の
切り換えが達成される。たとえば、上記制御出力端子部
が一定の電圧（たとえば、電源電圧またはグランド）を
発生するものであれば、第２の半導体チップが第１の半
導体チップに接続されているか否かで、切り換え回路を
自動切り換えさせることができる。
【００２３】なお、切り換え回路の制御信号ラインを、
第１の半導体チップ内において、第２の半導体チップが
第１の半導体チップに接続されたときに一定の電圧が与
えられるライン（たとえば、電源ラインまたはグランド
ライン）に接続しておけば、制御入力端子部や制御出力
端子部を特別に設けておかなくても、切り換え回路の自
動切り換えが可能である。
【００２４】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の分解斜視図であ
る。この半導体装置は、第１の半導体チップとしての親
チップ１の表面１１に、第２の半導体チップとしての子
チップ２を重ね合わせて接合した、いわゆるチップ・オ
ン・チップ（Chip-On-Chip）構造を有している。
【００２５】親チップ１は、たとえばシリコンチップか
らなっている。表面１１は、親チップ１の基体をなす半
導体基板においてトランジスタなどの機能素子が形成さ
れた活性表層領域側の表面であり、最表面は、絶縁物の
保護膜で覆われている。この保護膜上には、所定の位置
において、外部接続用の複数のパッド１２（外部接続
部）が、ほぼ矩形の平面形状を有する親チップ１の表面
１１の周縁付近に露出して配置されている。この外部接
続用パッド１２は、ボンディングワイヤ１３によってリ
ードフレーム１４に接続されるべきパッドである。
【００２６】親チップ１の内方の領域には、子チップ２
の接合領域１５が設定されており、この接合領域１５に
は、子チップ２との接続のためのチップ間接続用パッド
ＰＭ（装置間接続部、チップ間接続部）が、複数個配置
されている。子チップ２は、たとえばシリコンチップか
らなる。この子チップ２の基体をなす半導体基板におい
てトランジスタなどの機能素子が形成された活性表層領
域側の表面である表面２１の最表面は、絶縁物の保護膜
で覆われている。この保護膜上には、親チップ１のチッ
プ間接続用パッドＰＭに対応する位置に、複数個のパッ
ドＰＤ（装置間接続部）が露出して形成されている。各
パッドＰＤ上には、耐酸化性の金属、たとえば、金、
鉛、プラチナ、銀またはイリジウムからなるバンプＢが
それぞれ形成されていて、装置間接続部の一部を構成し
ている。
【００２７】子チップ２は、表面２１を親チップ１の表
面１１に対向させた状態で親チップ１に接合される。こ
の接合は、バンプＢを接合領域１５のチップ間接続用パ
ッドＰＭにそれぞれ当接させた状態で、親チップ１と子
チップ２とを相互に圧着することにより達成される。こ
の圧着の際、必要に応じて親チップ１および／または子
チップ２に超音波振動を与えることにより、バンプＢと
チップ間接続用パッドＰＭとの確実な接合が達成され
る。
【００２８】図２は、上記の半導体装置の電気的構成を
示すブロック図である。親チップ１および子チップ２の
各半導体基板上には、ロジック回路を構成する第１の内
部回路Ｃ１および同じくロジック回路を構成する第２の
内部回路Ｃ２が、それぞれ形成されている。第１の内部
回路Ｃ１は、第２の内部回路Ｃ２に接続されて機能補完
されて実用的な機能を達成するものであり、それ自体で
は、実用的機能を実現できない、いわば不完全な回路で
ある。
【００２９】たとえば、第１の内部回路Ｃ１を汎用的な
マイクロコンピュータとし、第２の内部回路Ｃ２をデー
タの暗号化回路として、暗号化装置を構成する場合に、
第２の内部回路Ｃ２を替える（子チップ２を別種類のも
のとする）ことによって、容易に暗号化方法を変更する
ことができ、セキュリティを高めることができるので、
このような構成を用いることがある。
【００３０】第１の内部回路Ｃ１と第２の内部回路Ｃ２
とは、配線５２と、チップ間接続用パッドＰＭ、バンプ
ＢおよびパッドＰＤで形成されたチップ間接続部（装置
間接続部）Ｔ１とによって相互に接続されている。そし
て、第２の内部回路Ｃ２は、別のチップ間接続用パッド
ＰＭ、バンプＢおよびパッドＰＤで形成されたチップ間
接続部Ｔ２（装置間接続部）によって、親チップ１の外
部接続用パッド１２にＡＮＤゲートＧ１を介して接続さ
れた配線５１に接続されている。この構成により、第１
の内部回路Ｃ１の出力信号は第２の内部回路Ｃ２に与え
られ、第２の内部回路Ｃ２の出力信号は、ＡＮＤゲート
Ｇ１を介して外部接続用パッド１２に導出されることに
なる。配線５１には、親チップ１と子チップ２とが接続
されていないときに配線５１の電位をハイレベルに保持
するために、プルアップ抵抗５５を介して電源電圧Ｖcc
が与えられている。
【００３１】親チップ１において、第１の内部回路Ｃ１
とチップ間接続部Ｔ１とを接続している配線５２は、反
転ゲートＧ２および切り換え回路を構成するＮＡＮＤゲ
ートＧ３を介して、ＡＮＤゲートＧ１に接続されてい
る。ＮＡＮＤゲートＧ３には、さらに、制御入力端子部
Ｔ３ａを形成するチップ間接続用パッドＰＭを介して、
子チップ２の制御出力端子部Ｔ３ｂに接続されている。
この制御出力端子部Ｔ３ｂは、子チップ２においてグラ
ンド電位に接続されたバンプＢおよびパッドＰＤにより
形成されている。また、制御入力端子部Ｔ３ａには、親
チップ２の内部の電源電圧Ｖccがプルアップ抵抗５３を
介して与えられている。
【００３２】この構成により、チップ間接続部Ｔ１，Ｔ
２ならびに制御入力端子部Ｔ３ａおよび制御出力端子部
Ｔ３ｂを介して親チップ１と子チップ２とが接合されて
いる状態では、ＮＡＮＤゲートＧ３は遮断され、その出
力信号は、ハイレベルに保持される。そのため、第２の
内部回路Ｃ２の出力信号が、ＡＮＤゲートＧ１を通っ
て、外部接続用パッド１２に導出される。
【００３３】一方、子チップ２が親チップ１に接合され
ていない状態では、ＮＡＮＤゲートＧ３の制御入力端子
部Ｔ３ａ側の端子は、電源電位となるので、ＮＡＮＤゲ
ートＧ３は、第１の内部回路Ｃ１から反転ゲートＧ２を
介して与えられる信号を通過させる。そして、このと
き、配線５１の電位はハイレベルになっているので、Ａ
ＮＤゲートＧ１は、ＮＡＮＤゲートＧ３の出力信号を通
過させる。こうして、第１の内部回路Ｃ１と外部接続用
パッド１２とが接続され、第１の内部回路Ｃ１の出力信
号が外部接続用パッド１２に導出されることになる。
【００３４】このように、子チップ２が親チップ１に接
続されていない状態では、親チップ１の内部回路Ｃ１の
出力信号を外部接続用パッド１２においてモニタするこ
とができる。そこで、この外部接続用パッド１２にテス
トプローブを当てることにより、親チップ１単体の状態
で第１の内部回路Ｃ１の動作確認を行うことができる。
【００３５】外部接続用パッド１２は、親チップ１の周
縁領域に配置されているので、テストプローブによる動
作確認は、従来からの動作確認用の装置を用いて容易に
行うことができる。図３は、この発明の第２の実施形態
に係る半導体装置の電気的構成を示すブロック図であ
る。この図３において、上述の図１および図２に示され
た各部に対応する部分には、図１および図２の場合と同
一の参照符号を付して示す。この実施形態では、アナロ
グ信号を取り扱うアナログ信号用半導体装置が構成され
ている。すなわち、親チップ１の基体をなす半導体基板
に形成された内部回路Ｃ１１は、アナログ信号を出力す
るものであり、子チップ２の基体をなす半導体基板に形
成ささた内部回路Ｃ２１は、親チップ１の内部回路Ｃ１
１からのアナログ信号を処理して別のアナログ信号を出
力し、親チップ１に与える。
【００３６】これに応じて、親チップ１には、アナログ
信号用の切り換え回路６０が形成されている。すなわ
ち、この切り換え回路６０は、外部接続用パッド１２と
の間に設けられたアナログスイッチＳＷを有していて、
このアナログスイッチＳＷには、制御入力端子部Ｔ３ａ
からの切り換え制御信号が入力されるようになっている
とともに、抵抗を介してグランドに接続されている（図
３参照）。
【００３７】外部接続用パッド１２は、子チップ２の内
部回路Ｃ１２の出力信号が与えられるチップ間接続部Ｔ
２に配線６１によって接続されている。また、親チップ
１の内部回路Ｃ１１は、配線６２を介して、チップ間接
続部Ｔ１に接続されている。そして、配線６１，６２間
が、アナログスイッチＳＷによって開閉されるようにな
っている。
【００３８】この構成により、親チップ１と子チップ２
とが接合されているときには、アナログスイッチＳＷの
反転制御入力端子には、子チップ２からの電源電圧Ｖcc
が、制御出力端子部Ｔ３ｂおよび制御入力端子部Ｔ３ａ
を介して与えられ、アナログスイッチＳＷは遮断状態と
なる。よって、親チップ１の内部回路Ｃ１１の出力信号
は、専ら、配線６２およびチップ間接続部Ｔ１を介して
子チップ２に与えられる。そして、子チップ２の内部回
路Ｃ１２の出力信号は、チップ間接続部Ｔ２および配線
６１を介して、外部接続用パッド１２に導出されること
になる。
【００３９】一方、親チップ１に子チップ２が接合され
ていない状態では、アナログスイッチＳＷが導通状態と
なり、内部回路Ｃ１１の出力が外部接続パッド１２に接
続される。そのため、親チップ１の出力信号が、アナロ
グスイッチＳＷおよび配線６１を介して、外部接続用パ
ッド１２に導出される。したがって、外部接続用パッド
１２にテストプローブを当てることにより、親チップ１
単体での動作確認が可能となる。
【００４０】以上、この発明の２つの実施形態について
説明したが、この発明は、上記の実施形態に限定される
ものではない。たとえば、上記の実施形態では、内部回
路Ｃ１，Ｃ２；Ｃ１１，Ｃ１２の出力信号が導出される
外部接続用パッド１２を用いた動作確認が行われる例に
ついて説明したが、内部回路Ｃ１，Ｃ２；Ｃ１１，Ｃ１
２への入力信号が与えられる場合や、複数の入力や出力
を組み合わせた場合の外部接続用パッド１２に関して
も、同様の構成を採用すればよい。これにより、親チッ
プ１および子チップ２が接合されているときには、テス
トプローブからの動作確認用の信号を子チップ２側の内
部回路Ｃ２，Ｃ１２入力することができ、親チップ１単
体での動作確認を行うときには、内部回路Ｃ１，Ｃ１１
に、テストプローブからの動作確認用信号を入力でき
る。
【００４１】また、上記の実施形態では、子チップ２に
バンプＢを設けているが、親チップ１側に同様のバンプ
を設けてもよく、親チップ１および子チップ２の両方に
バンプを設けて、バンプ同士を接合することによって親
チップ１および子チップ２のチップ・オン・チップ接合
を達成してもよい。また、バンプのように高く隆起した
金属隆起部の代わりに、金属蒸着膜などを適用してもよ
い。
【００４２】さらに、上記の実施形態では、親チップ１
の表面１１に１つの子チップ２が接合される場合につい
て説明したが、親チップ１の表面１１に２つ以上の子チ
ップを接合するようにしてもよい。さらに、上記の実施
形態では、親チップ１および子チップ２は、いずれもシ
リコンからなるチップであることとしたが、シリコンの
他にも、ガリウム砒素半導体やゲルマニウム半導体など
の他の任意の半導体材料を用いた半導体チップをこの発
明の半導体装置に適用することができる。この場合に、
第１の半導体チップと第２の半導体チップとの半導体材
料は、同じでもよいし異なっていてもよい。
【００４３】また、上記の実施形態では、チップ・オン
・チップ構造の半導体装置を例にとって説明したが、こ
の発明は、ワイヤボンディングなどの他の方法で相互接
続される複数の半導体チップで構成される半導体装置に
対しても適用可能である。その他、特許請求の範囲に記
載された事項の範囲で種々の設計変更を施すことが可能
である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の分解
斜視図である。
【図２】上記の半導体装置の電気的構成を示すブロック
図である。
【図３】この発明の他の実施形態に係る半導体装置の電
気的構成を示すブロック図である。
【図４】チップ・オン・チップ構造の半導体装置の従来
例の電気的構成を示すブロック図である。
【符号の説明】
１ 親チップ（第１の半導体チップ） ２ 子チップ（第２の半導体チップ） １２ 外部接続用パッド ＰＭ チップ間接続用パッド（装置間接続部） ＰＤ パッド（装置間接続部） Ｂ バンプ（装置間接続部） Ｃ１ 内部回路 Ｃ２ 内部回路 Ｔ１ チップ間接続部（装置間接続部） Ｔ２ チップ間接続部（装置間接続部） Ｔ３ａ 制御入力端子部 Ｔ３ｂ 制御出力端子部 Ｇ１ ＡＮＤゲート Ｇ３ ＮＡＮＤゲート ６０ 切り換え回路 ＳＷ アナログスイッチ Ｃ１１ 内部回路 Ｃ１２ 内部回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成され、所定機能の半導
    体装置と接続されて機能補完されることにより一定の機
    能回路を形成する内部回路と、 上記半導体基板上に形成され、上記内部回路と上記所定
    機能の半導体装置とを接続するための装置間接続部と、 上記半導体基板上に形成され、上記所定機能の半導体装
    置以外の装置に対する信号の入出力のための外部接続部
    と、 上記半導体基板上に形成され、上記内部回路を上記外部
    接続部から開放する状態と、上記内部回路を上記外部接
    続部に接続する状態とを切り換える切り換え回路とを含
    むことを特徴とする半導体装置。
  2. 【請求項２】上記切り換え回路は、上記装置間接続部に
    上記所定機能の半導体装置が接続されているときには、
    上記内部回路を上記外部接続部から開放し、上記装置間
    接続部に上記所定機能の半導体装置が接続されていない
    ときには、上記内部回路を上記外部接続部に接続するも
    のであることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】上記切り換え回路に切り換え制御信号を入
    力するための制御入力端子部をさらに含み、この制御入
    力端子部は、上記所定機能の半導体装置に設けられた制
    御出力端子部に接続されるように形成されていることを
    特徴とする請求項１または２記載の半導体装置。
  4. 【請求項４】第１の半導体チップと第２の半導体チップ
    とを接続して構成される半導体装置であって、 上記第１の半導体チップに形成された第１の内部回路
    と、 上記第２の半導体チップに形成された第２の内部回路と
    を含み、 上記第１の内部回路は、上記第２の内部回路と接続され
    て機能補完されることにより一定の機能回路を形成する
    ものであり、 上記半導体装置は、さらに上記第１の内部回路と上記第
    ２の内部回路とを接続するための装置間接続部と、 上記第１の半導体チップに形成され、上記第２の半導体
    チップ以外の装置に対する信号の入出力のための外部接
    続部と、 上記第１の半導体チップに形成され、上記第１の内部回
    路を上記外部接続部から開放する状態と、上記第１の内
    部回路を上記外部接続部に接続する状態とを切り換える
    切り換え回路とを含むことを特徴とする半導体装置。
  5. 【請求項５】上記第１の半導体チップと上記第２の半導
    体チップとは、互いに重ね合わされて接合され、チップ
    ・オン・チップ構造の半導体装置を構成するものであ
    り、上記装置間接続部は、上記第１の半導体チップの表
    面と上記第２の半導体チップの表面との間に介在されて
    上記第１および第２の半導体チップ相互間を接合するも
    のであることを特徴とする請求項４記載の半導体装置。
  6. 【請求項６】上記切り換え回路は、上記第１および第２
    の半導体チップが接続されているときには、上記第１の
    内部回路を上記外部接続部から開放し、上記第１および
    第２の半導体チップが接続されていないときには、上記
    第１の内部回路を上記外部接続部に接続するものである
    ことを特徴とする請求項４または５記載の半導体装置。
  7. 【請求項７】上記第１の半導体チップは、上記切り換え
    回路に切り換え制御信号を入力するための制御入力端子
    部をさらに含み、 上記第２の半導体チップは、上記第２の半導体チップの
    制御入力端子部に接続される制御出力端子部をさらに含
    むことを特徴とする請求項４ないし６のいずれかに記載
    の半導体装置。
JP11028438A 1999-02-05 1999-02-05 半導体装置 Pending JP2000227457A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11028438A JP2000227457A (ja) 1999-02-05 1999-02-05 半導体装置
US09/496,963 US6534847B2 (en) 1999-02-05 2000-02-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11028438A JP2000227457A (ja) 1999-02-05 1999-02-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2000227457A true JP2000227457A (ja) 2000-08-15

Family

ID=12248688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11028438A Pending JP2000227457A (ja) 1999-02-05 1999-02-05 半導体装置

Country Status (2)

Country Link
US (1) US6534847B2 (ja)
JP (1) JP2000227457A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514317A (ja) * 2003-12-16 2007-05-31 インテル コーポレイション 装置及びプロセッサー
US7400134B2 (en) 2004-01-20 2008-07-15 Nec Electronics Corporation Integrated circuit device with multiple chips in one package
US7466158B2 (en) 2004-10-21 2008-12-16 Elpida Memory, Inc. Multilayer semiconductor device
WO2009119346A1 (ja) * 2008-03-28 2009-10-01 アルプス電気株式会社 磁気センサパッケージ
WO2011114428A1 (ja) * 2010-03-15 2011-09-22 株式会社日立製作所 半導体装置およびそのテスト方法
JP2013524166A (ja) * 2010-03-26 2013-06-17 アイメック Ｔｓｖベースの３次元積層ｉｃのためのテストアーキテクチャ
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9847321B2 (en) 2015-09-10 2017-12-19 Fujitsu Limited Semiconductor device and control method for the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281667B2 (en) * 2005-04-14 2007-10-16 International Business Machines Corporation Method and structure for implementing secure multichip modules for encryption applications
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
US8471582B2 (en) * 2009-01-27 2013-06-25 Qualcomm Incorporated Circuit for detecting tier-to-tier couplings in stacked integrated circuit devices
US9871012B2 (en) 2012-08-31 2018-01-16 Qualcomm Incorporated Method and apparatus for routing die signals using external interconnects

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3578224D1 (de) * 1984-07-27 1990-07-19 Fujitsu Ltd Integrierte schaltung vom chip-auf-chip-typ.
JPS6173359A (ja) * 1984-09-18 1986-04-15 Fujitsu Ltd 半導体装置
JPS6180846A (ja) * 1984-09-28 1986-04-24 Hitachi Ltd 半導体装置
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
JPH01307243A (ja) * 1988-06-06 1989-12-12 Fujitsu Ltd 半導体集積回路装置
JP2839547B2 (ja) * 1989-05-02 1998-12-16 株式会社東芝 半導体集積回路装置
EP0486829B1 (en) * 1990-10-22 1997-04-23 Seiko Epson Corporation Semiconductor device and semiconductor device packaging system
JPH05114693A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 半導体装置
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514317A (ja) * 2003-12-16 2007-05-31 インテル コーポレイション 装置及びプロセッサー
US8860199B2 (en) 2003-12-16 2014-10-14 Intel Corporation Multi-die processor
JP2013258425A (ja) * 2003-12-16 2013-12-26 Intel Corp 装置及びプロセッサー
US7400134B2 (en) 2004-01-20 2008-07-15 Nec Electronics Corporation Integrated circuit device with multiple chips in one package
US7466158B2 (en) 2004-10-21 2008-12-16 Elpida Memory, Inc. Multilayer semiconductor device
US7880491B2 (en) 2004-10-21 2011-02-01 Elpida Memory, Inc. Multilayer semiconductor device
JP5075979B2 (ja) * 2008-03-28 2012-11-21 アルプス電気株式会社 磁気センサパッケージ
WO2009119346A1 (ja) * 2008-03-28 2009-10-01 アルプス電気株式会社 磁気センサパッケージ
WO2011114428A1 (ja) * 2010-03-15 2011-09-22 株式会社日立製作所 半導体装置およびそのテスト方法
US8698140B2 (en) 2010-03-15 2014-04-15 Hitachi, Ltd. Semiconductor device, and test method for same
JP5629309B2 (ja) * 2010-03-15 2014-11-19 株式会社日立製作所 半導体装置およびそのテスト方法
JP2013524166A (ja) * 2010-03-26 2013-06-17 アイメック Ｔｓｖベースの３次元積層ｉｃのためのテストアーキテクチャ
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package
US9847321B2 (en) 2015-09-10 2017-12-19 Fujitsu Limited Semiconductor device and control method for the same

Also Published As

Publication number Publication date
US6534847B2 (en) 2003-03-18
US20020020904A1 (en) 2002-02-21

Similar Documents

Publication Publication Date Title
JP3754221B2 (ja) マルチチップ型半導体装置
JP3876088B2 (ja) 半導体チップおよびマルチチップ型半導体装置
US8680582B2 (en) Circuit and method for interconnecting stacked integrated circuit dies
US7999381B2 (en) High performance sub-system design and assembly
JP2000223657A (ja) 半導体装置およびそれに用いる半導体チップ
US7863093B2 (en) Integrated circuit die with logically equivalent bonding pads
JP2000227457A (ja) 半導体装置
US9299673B2 (en) Method for manufacturing a semiconductor chip with each contact pad having a pad cell associated therewith
US6091138A (en) Multi-chip packaging using bump technology
JP2560805B2 (ja) 半導体装置
CN101379407A (zh) 集成电路封装以及用于制造具有两个带有为测试该封装而可直接访问的该晶片的集成电路的输入、输出端子的晶片的集成电路封装的方法
US20040245651A1 (en) Semiconductor device and method for fabricating the same
US8736302B2 (en) Reconfigurable integrated circuit
JP2002228725A (ja) 半導体チップ，マルチチップモジュール及びその接続テスト方法
JP3815933B2 (ja) 半導体装置及びその製造方法
JP3718370B2 (ja) マルチチップ型半導体装置
JPH08306734A (ja) ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法
JPH11274395A (ja) 半導体パッケ−ジ
JPH0455333B2 (ja)
JPH04124844A (ja) 半導体装置のボンディングパッド電極の構造
KR20030035214A (ko) 멀티 칩 패키지 및 그 제조 방법
JPS63177451A (ja) 半導体装置
JPH03218059A (ja) 半導体装置
JPH04218943A (ja) １チップｌｓｉの製造方法
JPH113968A (ja) 多層構造化ｌｓｉ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050609

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060901