JP2682015B2 - ゲートターンオフサイリスタ - Google Patents
ゲートターンオフサイリスタInfo
- Publication number
- JP2682015B2 JP2682015B2 JP14946688A JP14946688A JP2682015B2 JP 2682015 B2 JP2682015 B2 JP 2682015B2 JP 14946688 A JP14946688 A JP 14946688A JP 14946688 A JP14946688 A JP 14946688A JP 2682015 B2 JP2682015 B2 JP 2682015B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thyristor
- gate turn
- gto
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明はゲートターンオフサイリスタに係り、特にベ
ベル構造のゲートターンオフサイリスタに関するもので
ある。
ベル構造のゲートターンオフサイリスタに関するもので
ある。
B.発明の概要 本発明は、ベベル構造のゲートターンオフサイリスタ
において、 アノード部のＰベース層又はＮ+層がベベル表面に露
出しないように選択拡散することにより、 オン電圧が小さくかつ定常損失の小さいゲートターン
オフサイリスタを得る。
において、 アノード部のＰベース層又はＮ+層がベベル表面に露
出しないように選択拡散することにより、 オン電圧が小さくかつ定常損失の小さいゲートターン
オフサイリスタを得る。
C.従来の技術 PN接合では、PN接合の表面の電子なだれ降伏電圧は内
部の電子なだれ降伏電圧より低い。したがって、材料で
決まる逆降伏電圧まで逆耐圧を高めるために一般にベベ
ル構造を用いる。
部の電子なだれ降伏電圧より低い。したがって、材料で
決まる逆降伏電圧まで逆耐圧を高めるために一般にベベ
ル構造を用いる。
第３図〜第５図は従来のベベル構造のゲートターンオ
フサイリスタ（以下GTOと略称する）であって、第３図
のものは非対称型で陽極エミッタ短絡型のGTOであり、
第４図のものは非対称型でPIN型のGTO、第５図のものは
逆導通型のGTOである。
フサイリスタ（以下GTOと略称する）であって、第３図
のものは非対称型で陽極エミッタ短絡型のGTOであり、
第４図のものは非対称型でPIN型のGTO、第５図のものは
逆導通型のGTOである。
第３図〜第５図において１はＮ+層、２はＮベース層
（ＮB）、３はＰベース層（ＰB）、４はＮエミッタ層
（ＮE）、５はＰエミッタ層（ＰE）である。6,7および
８はそれぞれ金属層で、それぞれアノード部A,カソード
部Ｋおよびゲート部Ｇを形成する。また、各GTOはその
側面部にベベル表面９が形成されている。非対称型GTO
や逆導通型GTOは逆阻止型GTOとは違って電圧を支える接
合が一つであり、主に図示のような正ベベルを用いてＰ
BＮB間で耐圧を得ている。
（ＮB）、３はＰベース層（ＰB）、４はＮエミッタ層
（ＮE）、５はＰエミッタ層（ＰE）である。6,7および
８はそれぞれ金属層で、それぞれアノード部A,カソード
部Ｋおよびゲート部Ｇを形成する。また、各GTOはその
側面部にベベル表面９が形成されている。非対称型GTO
や逆導通型GTOは逆阻止型GTOとは違って電圧を支える接
合が一つであり、主に図示のような正ベベルを用いてＰ
BＮB間で耐圧を得ている。
非対称型で陽極エミッタ短絡型GTOのＮ+部はGTOのタ
ーンオフ終了直前のＮB部に蓄積されたキャリアをＰE部
からのホールの注入を抑制して排除するものである。ま
た、逆導通型のGTOのＮ+部はＰBＮBダイオードのＮBの
オーム接触を良くするために形成したものである。
ーンオフ終了直前のＮB部に蓄積されたキャリアをＰE部
からのホールの注入を抑制して排除するものである。ま
た、逆導通型のGTOのＮ+部はＰBＮBダイオードのＮBの
オーム接触を良くするために形成したものである。
第６図〜第９図は従来におけるベベル構造を用いた半
導体素子を示す。第６図〜第９図において、１はＮ
+層、２はＮ-層、３はＰ+層、９は半導体素子のベベル
表面である。
導体素子を示す。第６図〜第９図において、１はＮ
+層、２はＮ-層、３はＰ+層、９は半導体素子のベベル
表面である。
D.発明が解決しようとする課題 第６図に示すように、Ｐ+Ｎ-接合の正ベベル構造のも
のでは、通常ベベル角θは30°〜60°としている。この
ベベル構造により、逆バイアス時の空乏層は図中の点線
のようにその内部において、表面近傍で曲げられる。こ
のためＰ+Ｎ-接合の表面はその内部よりも電界が弱ま
り、電子なだれ降伏はＰ+Ｎ-接合表面でなく内部全体で
一様に起こる。
のでは、通常ベベル角θは30°〜60°としている。この
ベベル構造により、逆バイアス時の空乏層は図中の点線
のようにその内部において、表面近傍で曲げられる。こ
のためＰ+Ｎ-接合の表面はその内部よりも電界が弱ま
り、電子なだれ降伏はＰ+Ｎ-接合表面でなく内部全体で
一様に起こる。
また、実際のダイオード等を考えた場合、第７図に示
すように、Ｎ-層２のオーム接触を良くするために該Ｎ-
層２にＮ+層１を形成する。この場合、表面距離に対す
る表面電界は曲線ｌ1の様になる。一方、Ｐ+Ｎ-接合の
順方向特性を考えると、電圧降下の最も大きいＮ-層を
できるだけ薄くすることが望ましい。
すように、Ｎ-層２のオーム接触を良くするために該Ｎ-
層２にＮ+層１を形成する。この場合、表面距離に対す
る表面電界は曲線ｌ1の様になる。一方、Ｐ+Ｎ-接合の
順方向特性を考えると、電圧降下の最も大きいＮ-層を
できるだけ薄くすることが望ましい。
しかし、第８図に示すように、Ｎ-層を薄くすると、
空乏層がＮ+層に入ったところで特性曲線ｌ2に示す如く
局部的に電界が集中し、素子の劣化，破壊の原因とな
る。
空乏層がＮ+層に入ったところで特性曲線ｌ2に示す如く
局部的に電界が集中し、素子の劣化，破壊の原因とな
る。
また、ベベル表面９がＰE層５にもある場合は第９図
に示すようにＮBＰE接合でパンチスルーが起こり、所望
の耐圧が得られないと共に、局部的な電流による素子の
劣化や破壊の原因となってしまう。
に示すようにＮBＰE接合でパンチスルーが起こり、所望
の耐圧が得られないと共に、局部的な電流による素子の
劣化や破壊の原因となってしまう。
したがって、ゲートターンオフサイリスタとしては、
オン電圧が大きくなり、定常損失が大きくなる。
オン電圧が大きくなり、定常損失が大きくなる。
本発明は上述の問題点に鑑みてなされたもので、その
目的はオン電圧を小さくでき、しかも定常損失が小さく
高信頼性のゲートターンオフサイリスタを提供すること
である。
目的はオン電圧を小さくでき、しかも定常損失が小さく
高信頼性のゲートターンオフサイリスタを提供すること
である。
E.課題を解決するための手段と作用 本発明は、上述の目的を達成するために、PNPN型の４
層からなる半導体素子の外側面にベベル表面を形成する
と共にアノード部がＰエミッタ層又はＮ+層を含むゲー
トターンオフサイリスタにおいて、前記アノード部のＰ
エミッタ層又はＮ+層が前記ベベル表面に露出しないよ
うに形成することにより、オン電圧を小さくすると共
に、定常損失を小さくする。
層からなる半導体素子の外側面にベベル表面を形成する
と共にアノード部がＰエミッタ層又はＮ+層を含むゲー
トターンオフサイリスタにおいて、前記アノード部のＰ
エミッタ層又はＮ+層が前記ベベル表面に露出しないよ
うに形成することにより、オン電圧を小さくすると共
に、定常損失を小さくする。
F.実施例 以下に本発明を第１図〜第２図を参照しながら説明す
る。
る。
第１図は陽極エミッタ短絡型ゲートターンオフサイリ
スタ（GTO）のうちアノードのＰエミッタ層（ＰE層）５
が素子の外側面側に位置しているものを示し、この実施
例においては最外側に位置するＰエミッタ層5aがベベル
面９に露出しないように拡散により形成されている。し
たがって、第１図に示すGTOによれば、第９図に示す如
き問題が生じることはない。
スタ（GTO）のうちアノードのＰエミッタ層（ＰE層）５
が素子の外側面側に位置しているものを示し、この実施
例においては最外側に位置するＰエミッタ層5aがベベル
面９に露出しないように拡散により形成されている。し
たがって、第１図に示すGTOによれば、第９図に示す如
き問題が生じることはない。
第２図は陽極エミッタ型短絡型GTOのうち、アノード
のＮ+層１のうち素子の最外側に位置するＮ+層1aがベベ
ル面９に露出しないように拡散により形成したものであ
る。第２図のGTOによれば、第７図〜第８図において述
べた問題点の発生を阻止できるものである。
のＮ+層１のうち素子の最外側に位置するＮ+層1aがベベ
ル面９に露出しないように拡散により形成したものであ
る。第２図のGTOによれば、第７図〜第８図において述
べた問題点の発生を阻止できるものである。
なお、第１図，第２図において10はエンキャップであ
る。また、上記実施例では非対称型で陽極エミッタ短絡
型のGTOについて述べたが、本発明は非対称型でPIN構造
のGTOおよび逆導通型のGTOについても適用可能である。
る。また、上記実施例では非対称型で陽極エミッタ短絡
型のGTOについて述べたが、本発明は非対称型でPIN構造
のGTOおよび逆導通型のGTOについても適用可能である。
G.発明の効果 PNPN型の４層からなる半導体素子の外側面にベベル表
面を形成すると共にアノード部がＰエミッタ層又はＮ+
層を含むゲートターンオフサイリスタにおいて、前記ア
ノード部のＰエミッタ層又はＮ+層が前記ベベル表面に
露出しないように形成したから、オン電圧を低くでき、
しかも定常損失の小さい高性能にして高信頼性のゲート
ターンオフサイリスタが得られる。
面を形成すると共にアノード部がＰエミッタ層又はＮ+
層を含むゲートターンオフサイリスタにおいて、前記ア
ノード部のＰエミッタ層又はＮ+層が前記ベベル表面に
露出しないように形成したから、オン電圧を低くでき、
しかも定常損失の小さい高性能にして高信頼性のゲート
ターンオフサイリスタが得られる。
第１図は本発明の実施例によるゲートターンオフサイリ
スタの部分断面図、第２図は本発明の実施例による他の
ゲートターンオフサイリスタの部分断面図、第３図〜第
５図は一般のゲートターンオフサイリスタを示し、第３
図は従来の非対称型で陽極エミッタ短絡型のゲートター
ンオフサイリスタの断面図、第４図は従来の非対称型で
PIN型のゲートターンオフサイリスタの断面図、第５図
は従来の逆導通型のゲートターンオフサイリスタの断面
図、第６図〜第９図は従来のベベル構造の半導体装置の
各例を示す部分断面図である。 １……Ｎ+層、２……Ｎベース層、３……Ｐベース層、
４……Ｎエミッタ層、５……Ｐエミッタ層、Ａ……アノ
ード部、Ｋ……カソード部、Ｇ……ゲート部。
スタの部分断面図、第２図は本発明の実施例による他の
ゲートターンオフサイリスタの部分断面図、第３図〜第
５図は一般のゲートターンオフサイリスタを示し、第３
図は従来の非対称型で陽極エミッタ短絡型のゲートター
ンオフサイリスタの断面図、第４図は従来の非対称型で
PIN型のゲートターンオフサイリスタの断面図、第５図
は従来の逆導通型のゲートターンオフサイリスタの断面
図、第６図〜第９図は従来のベベル構造の半導体装置の
各例を示す部分断面図である。 １……Ｎ+層、２……Ｎベース層、３……Ｐベース層、
４……Ｎエミッタ層、５……Ｐエミッタ層、Ａ……アノ
ード部、Ｋ……カソード部、Ｇ……ゲート部。
Claims (1)
- 【請求項１】PNPN型の４層からなる半導体素子の外側面
にベベル表面を形成すると共にアノード部がＰエミッタ
層又はＮ+層を含むゲートターンオフサイリスタにおい
て、前記アノード部のＰエミッタ層又はＮ+層が前記ベ
ベル表面に露出しないように形成されていることを特徴
とするゲートターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14946688A JP2682015B2 (ja) | 1988-06-17 | 1988-06-17 | ゲートターンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14946688A JP2682015B2 (ja) | 1988-06-17 | 1988-06-17 | ゲートターンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01316972A JPH01316972A (ja) | 1989-12-21 |
| JP2682015B2 true JP2682015B2 (ja) | 1997-11-26 |
Family
ID=15475755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14946688A Expired - Lifetime JP2682015B2 (ja) | 1988-06-17 | 1988-06-17 | ゲートターンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682015B2 (ja) |
-
1988
- 1988-06-17 JP JP14946688A patent/JP2682015B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01316972A (ja) | 1989-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04312981A (ja) | 高耐圧半導体装置 | |
| US4617583A (en) | Gate turn-off thyristor | |
| US3300694A (en) | Semiconductor controlled rectifier with firing pin portion on emitter | |
| JPH0766433A (ja) | 半導体整流素子 | |
| JP2682015B2 (ja) | ゲートターンオフサイリスタ | |
| JPH0465552B2 (ja) | ||
| JPH0620141B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2622521B2 (ja) | ゲート遮断サイリスタ及びその製造方法 | |
| JPS6364060B2 (ja) | ||
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JP2724204B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH042169A (ja) | 横形伝導度変調型半導体装置 | |
| JP3435246B2 (ja) | プレーナゲート構造を有する逆導通サイリスタ | |
| JPH05145064A (ja) | ゲートターンオフサイリスタ | |
| JPS5938056Y2 (ja) | 半導体開閉装置 | |
| JP4302329B2 (ja) | 半導体装置 | |
| JP3160330B2 (ja) | Ｍｏｓアノードショート構造を有する半導体素子 | |
| JPH0548083A (ja) | 電力用半導体素子 | |
| JP4467717B2 (ja) | 主電極短絡型半導体装置 | |
| JPS621262B2 (ja) | ||
| WO2024111243A1 (ja) | 半導体装置 | |
| JPH08172183A (ja) | 絶縁ゲート型半導体装置 | |
| JPH067593B2 (ja) | ゲートターンオフサイリスタ | |
| JPH05121730A (ja) | 絶縁ゲート付サイリスタ | |
| JPH02214161A (ja) | ゲートターンオフサイリスタ |