JP3501196B2 - 振幅圧縮伸張装置 - Google Patents
振幅圧縮伸張装置Info
- Publication number
- JP3501196B2 JP3501196B2 JP20232396A JP20232396A JP3501196B2 JP 3501196 B2 JP3501196 B2 JP 3501196B2 JP 20232396 A JP20232396 A JP 20232396A JP 20232396 A JP20232396 A JP 20232396A JP 3501196 B2 JP3501196 B2 JP 3501196B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- voltage
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
信号処理を行う、ALC(自動レベルコントロール)装置
で、特に振幅圧縮伸張装置に関するものである。
ス社半導体データハンドブックのNE/SA572に記載
のコンパンダ(振幅圧縮伸張)装置が一般的であった。図
13は米国フィリップス社NE/SA572をALC装置の
構成にした場合、また、図15はコンプレッサ装置、図16
はエキスパンダ装置の構成にした場合を示すブロック図
である。
値より大きくなったときだけ利得を下げることにより歪
を抑えられ、また、図15のコンプレッサ装置と図16のエ
キスパンダ装置を組み合わせることにより、狭いダイナ
ミックレンジを通じての信号伝送でも、聴感上のダイナ
ミックレンジを確保するのに有用である。
参照しながら説明する。図13は、ALC装置の構成にし
たブロック図で、図13において、1は信号の入力端子、
2は信号の出力端子、3はALC装置の利得を制御する
制御端子、4は、入力端子1に加わる信号の入力電圧V
1を電流に変換し、後述する利得変換増幅器へ入力する
電圧電流変換器、5は、信号の入出力を電流で扱うよう
に構成され、入力が仮想接地点となる利得可変増幅器、
6は、入力端子1に加わる信号の入力電圧V1を電流に
変換し、後述する整流器へ入力する電圧電流変換器、7
は、信号の入出力を電流で扱うように構成されており、
入力が仮想接地点となる整流器、8は制御端子3から入
力される電流I8の電流源、9は、電流源8の電流I8
と整流器7の出力する整流電流|I6|を混合し、利得
可変増幅器5の制御電流I3を出力する混合器、10は、
利得可変増幅器5の出力電流I2を電圧に変換し、増幅
器10aとインピーダンス10bからなる電流電圧変換器であ
る。
流I1を混合器9からの制御電流I3によって除算する
除算器として機能するようになっている。図14は図13の
構成での入力電圧V1と出力電圧V2の関係を示す図で
ある。
た電圧を出力するコンプレッサ装置の構成を示すブロッ
ク図で、制御信号を出力電圧V2から得る構成にしてあ
る。図16は入力信号の2乗に比例した電圧を出力するエ
キスパンダ装置の構成を示すブロック図で、制御信号を
入力電圧V1から得る構成にし、利得可変増幅装置5が
入力された電流I1を混合器9からの制御電流I3によ
って乗算する乗算器として機能するようにしたものであ
る。
キスパンダ装置を組み合わせることにより、最終的に入
力電圧と出力電圧が比例関係になるコンパンダ装置を構
成することができる。さらに、図15、図16において前記
図13で説明した構成部材と対応するものには、同一の符
号を付しその重複する説明は省略する。
いて説明する。いま、入力端子1に入力電圧V1が加え
られたとすると、利得可変増幅器5の入力が仮想接地点
になっているので、入力電圧V1は電圧電流変換器4に
よって(数1)のように入力電流I1に変換される。
力される。
ており、入力電圧V1は電圧電流変換器6によって電流
I6に変換され、さらに整流器7によって整流された
(数2)のような整流電流|I6|となり、混合器9に入
力される。
流電流|I6|が足された制御電流I3を出力するよう
になっており、(数3)で表されるようになる。
る混合器9からの制御電流I3によって除算する除算器
として機能するので、利得可変増幅器5に入力電流I1
が入力され、制御信号として制御電流I3が入力される
と、利得可変増幅器5の出力電流I2は(数4)のように
なる。
増幅器10aとインピーダンス10bによって負帰還回路を構
成している電流電圧変換器10の仮想接地点に入力される
ので、増幅器10aの出力電圧V2は、利得可変増幅器5
の出力電流I2とインピーダンス10bを乗算した出力電
圧V2になり、(数5)で表されるようになる。
流電流|I6|が電流I8より十分小さい場合、すなわ
ち|V1|/Z6≪I8の場合、(数5)の分母の|V1
|/Z6は無視することができ、入力電圧V1と出力電
圧V2の関係は(数6)のようになる。
なわち|V1|/Z6≪I8のときは出力電圧V2は入
力電圧V1の大きさに比例するようになり、その時の利
得はZ10/(Z4×I8)で決定されるようになる。
大きく、整流電流|I6|が電流I8より十分大きい場
合、すなわち|V1|/Z6≫I8の場合、(数5)の分
母のI8は無視することができ、入力電圧V1と出力電
圧V2の関係は(数7)のようになる。
なわち|V1|/Z6≫I8の時は出力電圧V2の大き
さは入力電圧V1の大きさとは無関係になり、電圧電流
変換器4,6、電流電圧変換器10の変換係数のZ4,Z
6,Z10によって決定される電圧になる。
13の構成での入力電圧V1と出力電圧V2の特性を表し
たものである。
|I6|と制御端子3から入力される電流源8の電流I
8を混合して利得可変増幅器5に制御信号として入力
し、利得可変増幅器5を除算器として機能させることに
より、入力電圧V1が小さいときは、出力電圧V2は
(数6)で求められたように入力電圧V1の大きさに比例
して大きくなり、その時の利得はZ10/(Z4×I8)で
設定される。一方、入力端子1に入力される信号が十分
大きくなると、出力電圧V2の大きさは(数7)で求めら
れたように入力電圧V1の大きさとは無関係になり、電
圧電流変換器4,6、電流電圧変換器10の変換係数Z
4,Z6,Z10によって決定される定電圧出力になるA
LC装置を構成することができる。
電圧V2から得る構成にしたコンプレッサ装置の動作に
ついて説明する。
れたとすると、利得可変増幅器5の入力が仮想接地点に
なっているので、入力電圧V1は電圧電流変換器4によ
って(数8)のように入力電流I1に変換される。
力される。
ており、出力電圧V2は電圧電流変換器6によって電流
I6に変換され、さらに整流器7によって整流され(数
9)のような整流電流|I6|となり混合器9に入力さ
れる。
のとすると、混合器9の出力する制御電流I3は、整流
電流|I6|をそのまま出力するようになり、(数10)で
表されるようになる。
力された入力電流I1を制御信号になる混合器9からの
制御電流I3によって除算する除算器として機能するの
で、利得可変増幅器5の出力電流I2は(数11)のように
なる。
増幅器10aとインピーダンス10bによって負帰還回路を構
成している電流電圧変換器10の仮想接地点に入力される
ので、増幅器10aの出力電圧V2は、利得可変増幅器5
の出力電流I2とインピーダンス10bを乗算した出力電
圧V2になり、(数12)で表される。
1/2乗に比例するようになり、入力信号のレベル幅を
デシベルで1/2倍に圧縮する特性が得られる。
得る構成にすることにより、出力電圧V2は入力電圧V
1の1/2乗に比例するようになり、入力信号レベル幅
をデシベルで1/2倍に圧縮するコンプレッサ装置を構
成することができる。
1から得る構成にし、利得可変増幅装置5が入力された
電流I1を混合器9からの制御電流I3によって乗算す
る乗算器として機能するようにしたエキスパンダ装置の
動作について説明する。
れたとすると、利得可変増幅器5の入力が仮想接地点に
なっているので、入力電圧V1は電圧電流変換器4によ
って(数13)のように入力電流I1に変換される。
増幅器5に入力される。
ており、入力電圧V1は電圧電流変換器6によって電流
I6に変換され、さらに整流器7によって整流され(数1
4)のように整流電流|I6|となり混合器9に入力され
る。
れていないものとすると、混合器9の出力する制御電流
I3は、整流電流|I6|をそのまま出力するようにな
り、(数15)で表されるようになる。
になる混合器9からの制御電流I3によって乗算する乗
算器として機能するので、利得可変増幅器5に入力電流
I1が入力され、制御電流I3が入力されると、利得可
変増幅器5の出力電流I2は(数16)のようになる。
増幅器10aとインピーダンス10bによって負帰還回路を構
成している電流電圧変換器10の仮想接地点に入力される
ので、増幅器10aの出力電圧V2は、利得可変増幅器5
の出力電流I2とインピーダンス10bを乗算した出力電
圧V2になり、(数17)で表すことができる。
出力電圧V2の関係は、出力電圧V2が入力電圧V1の
2乗に比例するようになり、入力信号レベル幅をデシベ
ルで2倍に伸張する特性が得られる。
得るようにし、利得可変増幅器5が乗算器として機能さ
せることにより、出力電圧V2は入力電圧V1の2乗に
比例するようになり、入力信号レベル幅をデシベルで2
倍に伸張するエキスパンダ装置を構成することができ
る。
記載のエキスパンダ装置を組み合わせることにより、狭
いダイナミックレンジを通じての信号伝送でも、伝送前
にコンプレッサによって信号レベル幅を1/2倍に圧縮
し、伝送後にエキスパンダによって2倍に伸張すること
により、聴感上のダイナミックレンジを確保できるコン
パンダ装置を構成することができる。
うな従来の構成の装置では、ALC装置の利得を制御す
る入力電圧V1に比例した整流電流|I6|と制御端子
から入力される電流源の電流I8において、整流電流|
I6|の方が支配的になって制御している領域と、電流
源の電流I8が支配的になって利得を制御している領域
への切り替わり、すなわち|V1|/Z6≫I8から|
V1|/Z6≪I8への制御信号の切り替わりにおい
て、利得可変増幅器の利得の切り替わりが明瞭な変化と
ならないという第1の課題があった。
値より大きくなった時だけ利得を下げ歪を抑える等のよ
うなALC機能を付加する場合、従来例の図15記載のコ
ンプレッサ装置に直列に図13記載のALC装置を直列に
設ける必要があり、回路が大規模になるという第2の課
題があった。
ものであり、前記第1の課題において、2つの制御信号
の合成方法にN乗平均手段を用いることにより、整流電
流|I6|から電流源の電流I8による利得の切り替わ
りが滑らかで、かつ切り替わりが明瞭な変化となるよう
にするものである。
載のコンプレッサ装置の制御信号の合成方法にN乗平均
手段を用い、さらに整流器,電圧電流変換器を付加する
だけでALC機能を備え持ったコンプレッサ装置を構成
できる振幅圧縮伸張装置を提供することを目的とする。
に、本発明に係る振幅圧縮伸張装置は、入力された信号
を制御信号によって利得を可変する利得可変増幅手段
と、前記入力された信号を整流する整流手段と、該整流
手段の出力信号と外部制御信号とをN乗平均して合成
し、前記制御信号を出力する信号合成手段とを備える。
変する利得可変増幅手段と、利得可変増幅手段の出力信
号を整流する整流手段と、整流手段の出力信号と外部制
御信号とのN乗平均を行い合成して制御信号として出力
する信号合成手段とを備える。
変する利得可変増幅手段と、入力信号を整流する第1の
整流手段と、利得可変増幅手段の出力信号を整流する第
2の整流手段と、第1の整流手段の出力信号と第2の整
流手段の出力信号とをN乗平均を行い合成して制御信号
として出力する信号合成手段とを備える。
変する利得可変増幅手段と、入力信号を整流する第1の
整流手段と、利得可変増幅手段の出力信号を整流する第
2の整流手段と、第1の整流手段の出力信号と第2の整
流手段の出力信号と外部制御信号とのN乗平均を行い合
成して制御信号として出力する信号合成手段とを備える
ように構成したものである。
外部制御信号をN乗平均して合成する制御信号により振
幅圧縮伸張装置の利得の切り替わりが滑らかに、かつ切
り替わりを明瞭な変化とすることができる。
してN乗平均して合成することでALC機能を有するコ
ンプレッサ装置が構成できる。
を制御信号としてN乗平均して合成することで、振幅圧
縮伸張装置の利得の切り替わりを3段階とすることがで
きる。
施の形態を詳細に説明する。図1は本発明の実施の形態
1を説明するための参考例におけるN乗平均装置の具体
的な構成図を示したものである。図1において、11〜1
nは第1のN乗手段を構成するn個直列に接続したダイ
オード接続のトランジスタ、21〜2nは第2のN乗手段
を構成するn個直列に接続したダイオード接続のトラン
ジスタ、31は、第1のN乗手段のトランジスタ11のベー
スにベースを接続し、コレクタを電源電圧Vccに接続し
た第1のトランジスタ、32は、第2のN乗手段のトラン
ジスタ21のベースにベースを接続し、コレクタを電源電
圧Vccに接続した第2のトランジスタ、42〜4(n−1)
は(n−2)個直列に接続されたダイオード接続のトラン
ジスタ、50はトランジスタ4nとカレントミラーを構成
したトランジスタ51によって構成されるカレントミラー
回路、52はトランジスタ51のコレクタで電流出力端子、
61は第1のN乗手段の電流入力端子、62は第2のN乗手
段の電流入力端子、601は第1の電流源、602は第2の電
流源である。
電流を合成するN乗平均装置であり、N乗平均装置は、
第1のN乗回路(N乗手段)と、第2のN乗回路(N乗手
段)と、第1のN乗回路と第2のN乗回路の出力をN乗
平均するN乗平均回路(N乗平均手段)から構成されてい
る。N乗回路は、第1の電流源601とトランジスタ11〜
1nで構成した第1のN乗回路と、第2の電流源602とト
ランジスタ21〜2nで構成した第2のN乗回路からなっ
ている。また、N乗平均回路は、第1のトランジスタ31
と第2のトランジスタ32と、第1のトランジスタ31と第
2のトランジスタ32のエミッタはお互いに接続され、さ
らにそのエミッタに接続されたトランジスタ42〜4(n
−1)で構成したトランジスタ群と、トランジスタ4nと
トランジスタ51によって構成されカレントミラー回路50
とからなり、トランジスタ51のコレクタを出力としてい
る。
601を入力すると、電流入力端子61の端子電圧V61は、
直列にn個接続したダイオード接続のトランジスタ11〜
1nのベース・エミッタ間電圧の総和になり(数18)で表
される。
ると、電流入力端子62の端子電圧V62は、直列にn個接
続したダイオード接続のトランジスタ21〜2nのベース
・エミッタ間電圧の総和になり(数19)で表される。
路の入力電圧になり、それぞれ第1のトランジスタ31及
び第2のトランジスタ32のベースに接続される。
ランジスタ32のコレクタ電流をそれぞれIc31,Ic32と
し、トランジスタ42〜4(n−1)のトランジスタ群に流
れ込む電流をIc42とすると、Ic31,Ic32とIc42の関
係は、hfeを十分に大きいとして考えるとキルヒホッフ
の電流の法則より、トランジスタ42に流れ込む電流Ic4
2は第1のトランジスタ31のコレクタ電流Ic31と第2の
トランジスタ32のコレクタ電流Ic32を足した電流にな
り(数20)で表される。
Vbeとトランジスタ42〜4(n−1)のトランジスタ群か
らトランジスタ4nまでのベース・エミッタ間電圧の総
和は、端子電圧V61と等しくなり(数21)で表される。
ミッタ間電圧Vbeとトランジスタ42〜4(n−1),4n
までのベース・エミッタ間電圧の総和は、端子電圧V62
と等しくなり(数22)で表される。
V61とV62の関係式(数18),(数19)よりトランジスタ51
のコレクタ電流Ic51を求めると、以下のように求めら
れる。まず、(数18)と(数21)より、V61,Is,Vtを消
去すると(数23)のように表される。
Vtを消去すると、(数24)のように表される。
Ic32を消去してIc42を求めると、(数25)のように表さ
れる。
ンジスタ51で構成されたカレントミラー回路50の入力に
なっているので、トランジスタ51のコレクタ電流Ic51
の大きさは電流Ic42と等しくなる。従ってこの装置の
出力電流Ic51は、(数26)で表されるようになる。
のN乗回路と、第2の入力電流I602と第2のN乗回路
と、第1のN乗回路の出力にベース、電源電圧Vccにコ
レクタを接続した第1のトランジスタ31と、第2のN乗
回路の出力にベース、電源電圧Vccにコレクタを接続し
た第2のトランジスタ32と、第1のトランジスタ31と第
2のトランジスタ32のエミッタがお互いに接続され、そ
のエミッタに接続されたトランジスタ42〜4(n−1)の
トランジスタ群と、トランジスタ4nとトランジスタ51
からなるカレントミラー回路50によって構成したN乗平
均回路によって、第1の入力電流I601と第2の入力電
流I602のN乗平均した大きさの出力電流Ic51を得るこ
とができる。
が入力をm個設けることもできる。図2は入力をm個設
けた場合の構成例を示すものである。図2に示すように
入力をm個設ける場合は、n個直列に接続したダイオー
ド接続のトランジスタで構成したm個のN乗回路と、N
乗回路の出力にベースを接続しコレクタを電源電圧Vcc
に接続したトランジスタ31〜3mを設け、トランジスタ3
1〜3mをN乗平均回路の入力になっているトランジスタ
42のベース,コレクタに接続すればよい。
構成しているが、CMOS等のその他の素子を用いても
かまわない。
る前記参考例のN乗平均回路を用いたALC装置の構成
を示すものである。ここで、前記従来例を示す図13で説
明した構成要件と対応するものには同一の符号を付し、
以下の各図においても同様とする。図3において、1は
入力端子、2は出力端子、3は制御端子、4は電圧電流
変換器、5は利得可変増幅器、6は電圧電流変換器、7
は整流器、8は外部制御信号となる電流源、10は電流電
圧変換器、10aは増幅器、10bはインピーダンス、100は
N乗平均する信号合成器である。ここでは、信号合成器
100を2乗平均手段とした場合について説明する。
圧V1を加えると、電圧V1は電圧電流変換器4によっ
て入力電流I1に変換され、(数27)のように表される。
増幅器5の入力信号として入力される。
よっても電流I6に変換され、さらに整流器7によって
整流され(数28)のように整流電流|I6|となり、信号
合成器100に入力される。
子3に入力された電流I8も信号合成器100に入力さ
れ、整流電流|I6|と合成される。この信号合成器10
0の出力する制御電流I3は、制御端子3からの電流I
8と整流電流|I6|を2乗平均した電流値を出力する
ようにすると、(数29)で表されるようになる。
制御信号として利得可変増幅器5に入力される。
を制御信号になる信号合成器100からの制御電流I3に
よって除算する除算器として機能するので、利得可変増
幅器5に入力電流I1が入力され、制御信号として制御
電流I3が入力されると、利得可変増幅器5の出力電流
I2は(数30)のようになる。
電流電圧変換器10によって電圧V2に変換され、その出
力電圧V2は(数31)のように表される。
=|V1|/Z6の方がALC装置の制御端子3に入力
される電流I8より十分小さい場合、すなわち|V1|
/Z6≪I8の場合、(数31)の分母の|V1|/Z6は
無視することができ、入力電圧V1と出力電圧V2の関
係は(数32)のようになる。
は、出力電圧V2は入力電圧V1の大きさに比例するよ
うになり、そのときの利得はZ10/Z4×I8によって
決まる。
流|I6|=|V1|/Z6の方が制御端子3に入力さ
れる電流I8より十分大きい場合、すなわち|V1|/
Z6≫I8の場合、(数31)の分母のI8は無視すること
ができ、入力電圧V1と出力電圧V2の関係は(数33)の
ようになる。
と、出力電圧V2の大きさは入力電圧V1の大きさとは
無関係になり、電圧電流変換器4,6、電流電圧変換器
10の変換係数のZ4,Z6,Z10によって決定されるよ
うになる。
V1と出力電圧V2の関係を図4に示す。図の一点鎖線
は(数32)で表される定利得領域と(数33)で表わされる定
電圧出力領域の入出力特性の漸近線になっている。実線
は制御信号の合成方法を混合器9とした従来例での特性
で、点線は制御信号の信号合成器100を2乗平均方式に
した場合、破線は制御信号の信号合成器100を3乗平均
方式にした場合の結果である。
従来の混合方式から2乗平均方式または3乗平均方式を
用いることにより、ALC装置の出力電圧特性を定利得
領域の漸近線および定電圧出力領域の漸近線に近づける
ことができ、定利得領域から定電圧出力領域への利得の
切り替わりを滑らかに、かつ切り替わりを明瞭な変化と
することができる。
明したALC装置によれば、入力電圧V1が小さいとき
は、出力電圧V2は入力電圧V1の大きさに比例する定
利得領域になり、その時の利得はZ10/(Z4×I8)で
設定される。一方、入力電圧V1が大きくなると、出力
電圧V2の大きさは入力電圧V1の大きさとは無関係に
なる定電圧出力領域になり、電圧電流変換器4,6、電
流電圧変換器10の変換係数のZ4,Z6,Z10によって
決定される電圧値になる。さらに、信号合成器100に2
乗平均方式または3乗平均方式を用いることにより、定
利得領域から定電圧出力領域への出力電圧特性の切り替
わりが鋭くなるALC装置を構成することができる。
で制御するようにしたが、m個の制御電流を信号合成器
100に入力して合成し、利得可変増幅器5の利得を可変
するようにしても同様の効果が得られる。
手段におけるNは、どの様な値(実数)にしてもかまわ
ず、その場合の利得の切り替わり特性はN乗平均手段に
よって変わる。また、利得可変増幅器5を電流入力電流
出力の除算器の機能を有するものを用いているが、電圧
入力電圧出力で機能するものでもかまわない。この場合
には、電圧電流変換器,電流電圧変換器は省略すること
ができる。
同様の機能を有するものであればかまわない。
うち大きい方を出力するようになっているが、小さい方
を出力するようにしてもかまわない。この場合、出力電
圧の特性は入力信号が小さいときは定電圧出力領域とな
り、入力信号が大きくなると定利得領域に切り替わるよ
うになる。
号を出力電圧と電流源とした場合のコンプレッサ装置の
構成を示すものである。図5において、1は入力端子、
2は出力端子、3は制御端子、4は電圧電流変換器、5
は利得可変増幅器、6′は出力電圧を電流に変換する電
圧電流変換器、7′は整流器、8は外部制御信号となる
電流源、10は電流電圧変換器、10aは増幅器、10bはイン
ピーダンス、100はN乗平均する信号合成器である。ま
た、図6はその入力電圧V1と出力電圧V2の関係を示
すものである。
れる整流電流|I6′|が電流源8よりも小さい時は、
出力電圧V2は電流源8の電流I8で設定される入力電
圧V1に比例した定利得となる。一方、出力電圧V2が
大きくなり出力電圧V2から得られる整流電流|I6′
|が電流I8よりも大きくなると、出力電圧V2から得
られる整流電流|I6′|によって制御されるようにな
り、出力電圧V2はデシベルで1/2倍に圧縮されるコ
ンプレッサの特性が得られ、その利得の切り替わりが滑
らかで、かつ明瞭な変化とさせることができるコンプレ
ッサ装置を構成できる。
るALC機能を付加したコンプレッサ装置の構成を示す
ブロック図である。図7において、1は入力端子、2は
出力端子、4は電圧電流変換器、5は利得可変増幅器、
6は入力電圧V1を変換する電圧電流変換器、6′は出
力電圧V2を変換する電圧電流変換器、7,7′は整流
器、100は信号合成器である。
すコンプレッサ装置に電圧電流変換器と整流器をつけ加
えるだけでALC機能を付加したコンプレッサ装置であ
る。
流で扱うように構成されており、入力が仮想接地点にな
っている。電圧電流変換器4は、入力端子1に加わる入
力電圧V1を電流に変換して利得可変増幅器5に入力
し、利得可変増幅器5の出力電流は、増幅器10aとイン
ピーダンス10bからなる電流電圧変換器10によって電圧
に変換するようになっている。
流で扱うように構成されており、入力が仮想接地点にな
っている。電圧電流変換器6は、入力端子1に加わる入
力電圧V1を電流に変換して整流器7に入力するように
なっている。電圧電流変換器6′は、出力端子2の出力
電圧V2を電流に変換して整流器7′に入力するように
なっている。信号合成器100は、整流器7の出力信号電
流と整流器7′の出力信号電流を合成して、利得可変増
幅器5の制御電流としている。
変換手段4からの出力電流を信号合成器100からの出力
信号で除算する除算器として機能し、また、この場合の
信号合成器100は、整流器7の出力信号電流と整流器
7′の出力信号電流を2乗平均する機能となっている。
動作について説明する。コンプレッサ装置の入力端子1
に電圧V1を加えると、電圧V1は電圧電流変換器4に
よって電流I1に変換され、(数34)のように表される。
器5の入力信号として入力される。
よっても電流I6に変換され、さらに整流器7によって
整流され(数35)のように整流電流|I6|となり、信号
合成器100に入力される。
によって電流I6′に変換され、さらに整流器7′によ
って整流され(数36)のように整流電流|I6′|とな
り、信号合成器100に入力される。
と|I6′|は、信号合成器100に入力され2乗平均し
て制御電流I3として出力され、(数37)で表される。
制御信号として利得可変増幅器5に入力される。
1を制御信号になる信号合成器100からの制御電流I3
によって除算する除算器として機能するので、利得可変
増幅器5に入力電流I1が入力され、制御信号として制
御電流I3が入力されると、利得可変増幅器5の出力電
流I2は(数38)のようになる。
電流電圧変換器10によって出力電圧V2に変換され、そ
の出力電圧V2は(数39)のように表される。
|V2|/Z6′の方が整流電流|I6|=|V1|/
Z6より十分大きい場合、すなわち|V1|/Z6≪|
V2|/Z6′の場合、(数39)の分母の(|V1|/Z
6)2は無視することができ、入力電圧V1と出力電圧V
2の関係は(数40)のようになる。
すなわち|V1|/Z6≪|V2|/Z6′の時は出力
電圧V2は入力電圧V1の1/2乗に比例するようにな
り、入力信号レベル幅をデシベルで1/2倍に圧縮する
ようになり、従来のコンプレッサ装置と同様の特性が得
られる。
|=|V2|/Z6′の方が整流電流|I6|=|V1
|/Z6より十分小さい場合、すなわち|V1|/Z6
≫|V2|/Z6′の場合、(数39)の分母の(|V2|
/Z6′)2は無視することができ、入力電圧V1と出力
電圧V2の関係は(数41)のようになる。
と、出力電圧V2の大きさは入力電圧V1の大きさとは
無関係になり、電圧電流変換器4,6、電流電圧変換器
10の変換係数のZ4,Z6,Z10によって決定されるよ
うになる。
7に示す本実施の形態3の構成での入力電圧V1と出力
電圧V2の関係を示したものである。
従来のコンプレッサ装置に電圧電流変換器6と整流器7
をつけ加えるだけで、入力電圧V1が小さいとき、出力
電圧V2は入力電圧V1の1/2乗に比例するようにな
り、入力信号レベル幅をデシベルで1/2倍に圧縮する
ようになり、コンプレッサ装置と同様の特性が得られ
る。一方、入力電圧V1が大きくなると、出力電圧V2
の大きさは入力電圧V1の大きさとは無関係になる定電
圧出力領域になり、電圧電流変換器4,6、電流電圧変
換器10の変換係数のZ4,Z6,Z10によって決定され
る電圧値になる。さらに、信号合成器100にN乗平均方
式を用いることにより、コンプレッサ領域から定電圧領
域への出力電圧特性の切り替わりを滑らかに、かつ明瞭
な変化とさせることができるコンプレッサ装置を構成す
ることができる。
力の除算器の機能を有するものを用いているが、電圧入
力電圧出力で機能するものでもかまわない。この場合
は、電圧電流変換器,電流電圧変換器は省略することが
できる。
も同様の機能を有するものであればかまわない。その場
合の入出力特性は、利得可変増幅手段の入出力特性によ
って決定される。
うち大きい方を出力するようになっているが、小さい方
を出力するようにしてもかまわない。この場合、出力電
圧の特性は、入力信号が小さいときは定電圧出力領域と
なり、入力信号が大きくなるとコンプレッサ領域に切り
替わるようになる。
いているが、従来の混合手段を用いても同様の効果が得
られるが、この場合利得の切り替わり特性は明瞭な変化
とはならない。
ける制御信号を3入力としたコンプレッサ装置の構成を
示すものである。図9に示すように制御信号を入力電圧
V1と出力電圧V2と電流源8の3つの信号をN乗平均
手段を用いて合成し制御するもので、この場合の入力電
圧V1と出力電圧V2の関係を図10に示す。
整流電流|I6|,|I6′|が制御端子3から入力さ
れる電流源8の電流I8より小さいときは、出力電圧V
2は制御端子3から入力される電流I8によって決まる
利得特性になり、入力電圧V1に比例した定利得とな
る。
V2から得られる整流電流|I6′|が大きくなると、
出力信号V2は振幅レベル幅をデシベルで1/2倍に圧
縮するコンプレッサの特性になる。
V1から得られる整流電流|I6|が大きくなると、出
力信号V2は入力信号V1の大きさに関係なく一定の電
圧を出力するALCの特性が得られ、その利得の切り替
わりは滑らかで、かつ明瞭な変化とさせることができる
コンプレッサ装置を構成することができる。
る利得可変増幅手段を乗算器にしたエキスパンダ装置の
構成を示すものである。図12はこのエキスパンダ装置に
制御信号を与えた入力電圧V1と出力電圧V2の関係を
示すものである。すなわち、入力電圧V1から得られる
整流電流|I6|が制御端子3から入力される電流源8
の電流I8より小さい場合、出力電圧V2は制御端子3
から入力される電流I8によって決まる利得特性になり
入力電圧V1に比例した定利得となる。また、入力電圧
V1が大きくなり入力電圧V1から得られる整流電流|
I6|が大きくなると、出力電圧V2は入力電圧V1の
デシベルで2倍に伸張されるエキスパンダの特性を得ら
れ、その利得の切り替わりが滑らかで、かつ明瞭な変化
とさせることができるエキスパンダ装置を構成すること
ができる。
能するようにし、制御信号を電流源8と出力電圧V2か
ら得る構成や、入力電圧V1と出力電圧V2から得る構
成や、入力電圧V1と出力電圧V2と電流源8の3つの
制御信号から得る構成にしても、その利得の切り替わり
が滑らかで、かつ明瞭な変化とさせることができるエキ
スパンダ装置を構成することができる。
るNは、どのような値(実数)にしてもかまわず、その場
合の利得の切り替わり特性は信号合成器100によって変
わる。
装置を用いる振幅圧縮伸張装置によれば、N乗平均装置
により、第1の入力電流と第2の入力電流のN乗平均し
た大きさの出力電流を得ることで、構成されたALC装
置において、信号合成器に入力される入力電流と電流源
を比較して入力電流が小さいとき、出力電圧は入力電圧
の大きさに比例する定利得領域となり電流源により設定
される。一方、入力電流が大きいとき、出力電圧は入力
電圧の大きさとは無関係に一定の電圧を出力する定電圧
出力領域となる。入力信号の入力電流と電流源との入力
をN乗平均して合成した制御電流により、定利得領域か
ら定電圧出力領域への出力電圧特性の利得の切り替わり
を明瞭に変化させることができる。
ら得られる整流電流と電流源を比較して、整流電流が小
さいとき電流源で設定された定利得領域となり、整流電
流が大きいと整流電流により制御され出力電圧が入力電
圧の1/2乗に比例するように、信号レベル幅をデシベ
ルで1/2に圧縮するコンプレッサ機能が得られる。出
力電流と電流源との入力をN乗平均して合成した制御電
流により、その利得の切り替わりが滑らかで、かつ明瞭
な変化とさせることができる。
出力電流を比較して入力電流が小さい時は出力電圧が入
力電圧の1/2乗に比例するように、信号レベル幅をデ
シベルで1/2に圧縮することができる。また、入力電
流が大きくなると入力電圧とは無関係に一定の出力電圧
を出力するようになるALC機能を有するコンプレッサ
装置を構成でき、さらに入力電流と出力電流とのN乗平
均して合成した制御電流により、利得の切り替わりを明
瞭に変化させることができる。
乗平均手段を用いることにより、その制御信号に制御さ
れる定利得からコンプレッサ動作,エキスパンダ動作や
ALC動作への利得の切り替わりを滑らかに、かつ明瞭
な変化とさせることができるという効果を奏する。
におけるN乗平均装置の具体的な構成図を示したもので
ある。
るN乗平均装置の入力をm個設けた場合の構成例を示す
図である。
均回路を用いたALC装置の構成を示す図である。
V1と出力電圧V2の関係を示す図である。
電圧と電流源とした場合のコンプレッサ装置の構成を示
す図である。
力電圧V1と出力電圧V2の関係を示す図である。
加したコンプレッサ装置の構成を示すブロック図であ
る。
コンプレッサ装置の入力電圧V1と出力電圧V2の関係
を示す図である。
力としたコンプレッサ装置の構成を示すブロック図であ
る。
入力電圧V1と出力電圧V2の関係を示す図である。
手段を乗算器にしたエキスパンダ装置の構成を示すブロ
ック図である。
入力電圧V1と出力電圧V2の関係を示す図である。
ALC装置の構成にした場合を示すブロック図である。
V2の関係を示す図である。
コンプレッサ装置の構成にした場合を示すブロック図で
ある。
エキスパンダ装置の構成にした場合を示すブロック図で
ある。
4,6,6′…電圧電流変換器、 5…利得可変増幅
器、 7,7′…整流器、 8…電流源、 9…混合
器、 10…電流電圧変換器、 10a…増幅器、 10b…イ
ンピーダンス、 11〜1n,21〜2n,4n,51,m1〜mn
…トランジスタ、 31,32,3m…第1,第2,第mの
トランジスタ、 42〜4(n−1)…トランジスタ群、
50…カレントミラー回路、 52…電流出力端子、 61,
62,6m…電流入力端子、 100…信号合成器、 601,6
02,60m…第1,第2,第mの電流源。
Claims (4)
- 【請求項1】 入力された信号を制御信号によって利得
を可変する利得可変増幅手段と、前記入力された信号を
整流する整流手段と、該整流手段の出力信号と外部制御
信号とをN乗平均して合成し、前記制御信号を出力する
信号合成手段とを備えることを特徴とする振幅圧縮伸張
装置。 - 【請求項2】 入力された信号を制御信号によって利得
を可変する利得可変増幅手段と、該利得可変増幅手段の
出力信号を整流する整流手段と、該整流手段の出力信号
と外部制御信号とをN乗平均して合成し、前記制御信号
を出力する信号合成手段とを備えることを特徴とする振
幅圧縮伸張装置。 - 【請求項3】 入力された信号を制御信号によって利得
を可変する利得可変増幅手段と、前記入力された信号を
整流する第1の整流手段と、前記利得可変増幅手段の出
力信号を整流する第2の整流手段と、前記第1の整流手
段の出力信号と前記第2の整流手段の出力信号とをN乗
平均して合成し、前記制御信号を出力する信号合成手段
とを備えることを特徴とする振幅圧縮伸張装置。 - 【請求項4】 入力された信号を制御信号によって利得
を可変する利得可変増幅手段と、前記入力された信号を
整流する第1の整流手段と、前記利得可変増幅手段の出
力信号を整流する第2の整流手段と、前記第1の整流手
段の出力信号と前記第2の整流手段の出力信号と外部制
御信号とをN乗平均して合成し、前記制御信号を出力す
る信号合成手段とを備えることを特徴とする振幅圧縮伸
張装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20232396A JP3501196B2 (ja) | 1996-07-31 | 1996-07-31 | 振幅圧縮伸張装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20232396A JP3501196B2 (ja) | 1996-07-31 | 1996-07-31 | 振幅圧縮伸張装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1049609A JPH1049609A (ja) | 1998-02-20 |
| JP3501196B2 true JP3501196B2 (ja) | 2004-03-02 |
Family
ID=16455654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20232396A Expired - Fee Related JP3501196B2 (ja) | 1996-07-31 | 1996-07-31 | 振幅圧縮伸張装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3501196B2 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317372B2 (ja) * | 1973-04-20 | 1978-06-08 | ||
| JPS5947353B2 (ja) * | 1979-03-27 | 1984-11-19 | 横河電機株式会社 | 自乗和の平方根演算回路 |
| JPS611477Y2 (ja) * | 1980-11-27 | 1986-01-18 | ||
| JPS5851383A (ja) * | 1981-09-22 | 1983-03-26 | Toshiba Corp | 演算回路 |
| JPH0691393B2 (ja) * | 1987-02-18 | 1994-11-14 | 株式会社日立製作所 | Agc回路 |
| JP2571091B2 (ja) * | 1988-03-18 | 1997-01-16 | ティーオーエー株式会社 | スピーカの周波数特性補正装置 |
| JPH02237207A (ja) * | 1989-03-10 | 1990-09-19 | Canon Inc | デイジタルagc制御方式 |
| JPH033408A (ja) * | 1989-05-31 | 1991-01-09 | Canon Inc | ディジタル自動利得制御方式 |
| JPH0537270A (ja) * | 1991-07-31 | 1993-02-12 | Takuya Kojima | 外部雑音補償形音響装置 |
| JPH0766647A (ja) * | 1993-08-24 | 1995-03-10 | Alpine Electron Inc | 音響特性制御装置 |
-
1996
- 1996-07-31 JP JP20232396A patent/JP3501196B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1049609A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4180707A (en) | Distortion sound effects circuit | |
| US4710727A (en) | Nonlinear distortion synthesizer using over-threshold power-function feedback | |
| JP2606599B2 (ja) | 対数増幅回路 | |
| JPH11511300A (ja) | オーディオ信号を圧縮する信号条件付け回路 | |
| JP2990147B2 (ja) | 利得可変増幅回路 | |
| AU651432B2 (en) | Logarithmic amplification circuit | |
| JP3501196B2 (ja) | 振幅圧縮伸張装置 | |
| JP3317365B2 (ja) | ボリューム機能付伸張回路、エコー付加回路およびこれを用いた音響装置 | |
| US5444785A (en) | Echo attaching circuit and audio device using the same | |
| JP2716723B2 (ja) | 信号変換装置 | |
| JP2887919B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JPH07226992A (ja) | 低音域成分補償方法 | |
| JPH08265068A (ja) | 利得制御回路 | |
| JP2611242B2 (ja) | 振幅圧縮伸長回路 | |
| JPH0936680A (ja) | Agcアンプ | |
| JPS643223Y2 (ja) | ||
| JP3389334B2 (ja) | 音声出力用集積回路 | |
| JP2611243B2 (ja) | 振幅圧縮伸長回路 | |
| JPH07105679B2 (ja) | オーディオ装置 | |
| JPH0648982Y2 (ja) | 圧縮比可変型の圧縮回路 | |
| JP2890282B2 (ja) | 対数変換回路 | |
| JP3116608B2 (ja) | 携帯電話装置 | |
| JPH0563481A (ja) | コンパンダ回路 | |
| JPH04312189A (ja) | 乗算器 | |
| JPH063857B2 (ja) | 可変エンフアシス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |