JPH011246A - ゲ−トパタ−ン - Google Patents
ゲ−トパタ−ンInfo
- Publication number
- JPH011246A JPH011246A JP62-157056A JP15705687A JPH011246A JP H011246 A JPH011246 A JP H011246A JP 15705687 A JP15705687 A JP 15705687A JP H011246 A JPH011246 A JP H011246A
- Authority
- JP
- Japan
- Prior art keywords
- gate pattern
- gate
- pattern
- nitride film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置のゲートパターンに関するもの
である。
である。
[従来の技術]
第3図(a )、 (b lに従来の半導体装置のデー
1−バク−)の上面図と側面図を示す、。
1−バク−)の上面図と側面図を示す、。
第3図において、ゲートパターン1(よ配線との接続部
分だけ広い面積になっており、この部分は通常パッド部
1Bと呼ばれる1、また、1Aは動作領域上のゲートパ
ターンである。
分だけ広い面積になっており、この部分は通常パッド部
1Bと呼ばれる1、また、1Aは動作領域上のゲートパ
ターンである。
第4図(aL (b)にゲートパターン1を形成した後
の膜の平坦化の工程を示す。
の膜の平坦化の工程を示す。
まず、第4図(a)に示すように、デー1−バクーノ1
が形成された半導体基板4上に窒化シリコ−膜3をCV
I)法などにより形成した後、この上にホトレジスト すように、窒化シリコン膜3とホトレジスト工・ソチン
グ速度が同じになる条件で、冑方性工・ノチングを行い
、窒化シリコン膜3の平坦化を行う,。
が形成された半導体基板4上に窒化シリコ−膜3をCV
I)法などにより形成した後、この上にホトレジスト すように、窒化シリコン膜3とホトレジスト工・ソチン
グ速度が同じになる条件で、冑方性工・ノチングを行い
、窒化シリコン膜3の平坦化を行う,。
〔発明が解決(7ようとする問題点〕
従来のゲートパターン1では、バ、ソド部1Bの幅が広
いため、第4図(a)に示すように、バット部1Bの中
央部分の膜厚が厚くなる。そのため、異方性工・ソチン
グをした場合、第4図(b)に示すLうに、バンド部1
B上の窒化ンリコレ膜3が残ってしまう、。
いため、第4図(a)に示すように、バット部1Bの中
央部分の膜厚が厚くなる。そのため、異方性工・ソチン
グをした場合、第4図(b)に示すLうに、バンド部1
B上の窒化ンリコレ膜3が残ってしまう、。
この発明は、上記のような問題点を解消するためになさ
れたもので、バ・ソド部上の膜厚を)V−HJ化できろ
’y”−トバタ−シを11)ろことを目r勺とする、。
れたもので、バ・ソド部上の膜厚を)V−HJ化できろ
’y”−トバタ−シを11)ろことを目r勺とする、。
[間:頂点を解決するための手段]
乙の発明に係るゲートバターノは、ゲ−ドパターンのバ
2i 1・部の形状を動作領域上のゲートバター7上同
じ幅の櫛状としたものである。
2i 1・部の形状を動作領域上のゲートバター7上同
じ幅の櫛状としたものである。
この発明におけるゲートパターンは、ゲートバター7上
パッド部を動作領域上のゲートパターンと同じ幅の櫛状
とすることにより、ゲートバター7上の膜厚が均一にて
き、異方性エツチングをした場合、ゲートパターフ全体
が一様にエツチングでき、容易に平坦化ができる。
パッド部を動作領域上のゲートパターンと同じ幅の櫛状
とすることにより、ゲートバター7上の膜厚が均一にて
き、異方性エツチングをした場合、ゲートパターフ全体
が一様にエツチングでき、容易に平坦化ができる。
〔実施例]
以上、この発明の一実施例を図面について説明する。
第1図(a )、 (b )はこの発明の一実施例を示
すデー1〜バクーノの上面図および側面図である。
すデー1〜バクーノの上面図および側面図である。
第1図に示すように、この実施例では、ゲートバター7
上 パターン1人と同じ幅の櫛状に形成したものである。
上 パターン1人と同じ幅の櫛状に形成したものである。
このように、櫛状に形成されたパッド部1Bを有するゲ
〜 ドパクー″/1上にCVD法などにより窒化ンリコ
ノ膜3を形成し、さらに乙の上にホ)−レジスト2を塗
“市すると、第2図(a)のようになる。乙の後、異方
性エツチングをすると、第2図(b)に示すように、容
易にゲートパターン1上の窒化ノリコン膜3を均一に除
去することができろ。
〜 ドパクー″/1上にCVD法などにより窒化ンリコ
ノ膜3を形成し、さらに乙の上にホ)−レジスト2を塗
“市すると、第2図(a)のようになる。乙の後、異方
性エツチングをすると、第2図(b)に示すように、容
易にゲートパターン1上の窒化ノリコン膜3を均一に除
去することができろ。
ゲートパターン1のパッド部1Bの?HMIIJの形状
を、動作領域上のゲートパターン1Aと同じ幅で形成す
れば、直線以外の他の形状でも同じ効果を得ることがで
きる。
を、動作領域上のゲートパターン1Aと同じ幅で形成す
れば、直線以外の他の形状でも同じ効果を得ることがで
きる。
〔発明の効果]
以上説明したように、この発明は、デーl−パターンの
パッド部を動作領域上のゲートパターンと同じ幅の櫛状
に形成したので、ゲートパターン上の膜厚を均一にする
ことができ、容易に平坦化ができろ利点がある1、
パッド部を動作領域上のゲートパターンと同じ幅の櫛状
に形成したので、ゲートパターン上の膜厚を均一にする
ことができ、容易に平坦化ができろ利点がある1、
第1図(a)、(b)はこの発明の一実施例を示すゲー
トパターンの上面図および側面図、第2図(a )、
(b )は、第1図のゲートパターン上に平坦化された
窒化シリコン膜の形成工程を示すtX@面図、第3図(
a)、(blは従来のゲー)・パターンを示す−F面図
および側面図、第4図(a)、(b)は従来のケ−)・
バターノドに平坦化された窒化シリコン膜の形成工程を
示す断面図である。 図におういて、1ばゲートバターノ、1Aば動作領域上
のゲートパターン、1Bはパッド部、2はホトL−じス
ト、3は窒化シリコン膜、4は半導体基板であるっ なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 *(外2名) 第2図 (a) 第3図 (a) 第4図
トパターンの上面図および側面図、第2図(a )、
(b )は、第1図のゲートパターン上に平坦化された
窒化シリコン膜の形成工程を示すtX@面図、第3図(
a)、(blは従来のゲー)・パターンを示す−F面図
および側面図、第4図(a)、(b)は従来のケ−)・
バターノドに平坦化された窒化シリコン膜の形成工程を
示す断面図である。 図におういて、1ばゲートバターノ、1Aば動作領域上
のゲートパターン、1Bはパッド部、2はホトL−じス
ト、3は窒化シリコン膜、4は半導体基板であるっ なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 *(外2名) 第2図 (a) 第3図 (a) 第4図
Claims (1)
- ゲートパターンが形成された半導体基板上に平坦化さ
れた膜を形成する半導体装置において、前記ゲートパタ
ーンのパッド部を動作領域上のゲートパターンと同じ幅
の櫛状に形成したことを特徴とするゲートパターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62157056A JPS641246A (en) | 1987-06-23 | 1987-06-23 | Gate pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62157056A JPS641246A (en) | 1987-06-23 | 1987-06-23 | Gate pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH011246A true JPH011246A (ja) | 1989-01-05 |
| JPS641246A JPS641246A (en) | 1989-01-05 |
Family
ID=15641245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62157056A Pending JPS641246A (en) | 1987-06-23 | 1987-06-23 | Gate pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS641246A (ja) |
-
1987
- 1987-06-23 JP JP62157056A patent/JPS641246A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPH011246A (ja) | ゲ−トパタ−ン | |
| JPH0533915B2 (ja) | ||
| JPH021917A (ja) | 半導体集積回路 | |
| JP2689004B2 (ja) | 半導体装置 | |
| JPH02113548A (ja) | 半導体装置 | |
| JPS58116763A (ja) | Mos型rom | |
| JP2590467B2 (ja) | 選択的熱酸化方法 | |
| JPS5898938A (ja) | 半導体集積回路 | |
| JPS63307743A (ja) | 半導体装置の製造方法 | |
| JPS6386451A (ja) | 半導体装置 | |
| JPH02114673A (ja) | 半導体装置の製造方法 | |
| JPH0247821A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0330332A (ja) | パターン形成方法 | |
| JPS6018558U (ja) | 薄膜トランジスタ素子 | |
| JPS5851534A (ja) | 半導体装置の製造法 | |
| JPH04130725A (ja) | 集積回路装置 | |
| JPH0334429A (ja) | 半導体装置の配線構造 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPH03101134A (ja) | 半導体装置の製造方法 | |
| JPS59208749A (ja) | 半導体装置の製造方法 | |
| JPS6364033U (ja) | ||
| JPS5891654A (ja) | 半導体装置 | |
| JPH0322535A (ja) | 樹脂封止型半導体装置 | |
| JPS617643A (ja) | 半導体装置 |