JPH0346328A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0346328A JPH0346328A JP18310089A JP18310089A JPH0346328A JP H0346328 A JPH0346328 A JP H0346328A JP 18310089 A JP18310089 A JP 18310089A JP 18310089 A JP18310089 A JP 18310089A JP H0346328 A JPH0346328 A JP H0346328A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor device
- nitride film
- locos
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＯＣＯＳ工程を使用する半導体装置の製造
方法に関するものである。
方法に関するものである。
本発明は、ＬＯＣＯＳ工程において生じるフィールド領
域とアクティブ領域間の段着を、レジストを塗布し、レ
ジストおよび酸化膜および窒化膜を選択性のないエツチ
ングで平坦化するようにしたものである。
域とアクティブ領域間の段着を、レジストを塗布し、レ
ジストおよび酸化膜および窒化膜を選択性のないエツチ
ングで平坦化するようにしたものである。
第２図は従来の半導体装置の製造方法の工程順断面図で
ある。第２図＋ａｌにおいて、■、○ＣＯＳ窒化膜２に
覆われていない部分にＬＯＣＯ３酸化膜１が形成され、
ＬＯＣＯ３窒化膜２をリン酸によりリムーブすることに
より、第２図（ｂｌになる。
ある。第２図＋ａｌにおいて、■、○ＣＯＳ窒化膜２に
覆われていない部分にＬＯＣＯ３酸化膜１が形成され、
ＬＯＣＯ３窒化膜２をリン酸によりリムーブすることに
より、第２図（ｂｌになる。
従来の技術では、フィールド領域とアクティブ領域の間
に断差が生じるため、この断差上に形成される配線およ
び堆積膜の形状に悪影響を与えるという問題点があった
。
に断差が生じるため、この断差上に形成される配線およ
び堆積膜の形状に悪影響を与えるという問題点があった
。
本発明はこれらの問題点を解決するために、Ｌａｃｏｓ
酸化後、レジストをコートし、レジストおよび酸化膜お
よび窒化膜を選択性のないドライエツチング条件で、窒
素が検出できなくなるまでエツチングするようにした。
酸化後、レジストをコートし、レジストおよび酸化膜お
よび窒化膜を選択性のないドライエツチング条件で、窒
素が検出できなくなるまでエツチングするようにした。
上記のように処理すると、レジストをコートした時の平
坦な表面形状を保ちながら、レジストおよびＬＯＣＯＳ
酸化膜およびＬＯＣＯＳ窒化膜がエツチングされ、ＬＯ
ＣＯＳ窒化膜以外に窒素を含む層がないため、ＬＯＣＯ
Ｓ窒化膜が完全にエツチングされるところでエツチング
を終了させることができるのである。
坦な表面形状を保ちながら、レジストおよびＬＯＣＯＳ
酸化膜およびＬＯＣＯＳ窒化膜がエツチングされ、ＬＯ
ＣＯＳ窒化膜以外に窒素を含む層がないため、ＬＯＣＯ
Ｓ窒化膜が完全にエツチングされるところでエツチング
を終了させることができるのである。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）〜ｆｃｌは本発明の半導体装置の製造方法
の工程順断面図である。第１図ｆａｔにおいて、ＬＯＣ
Ｏ３窒化膜２に覆われていない部分にＬＯＣＯ３酸化膜
ｌが形成され、第２図山）において、レジスト４を表面
形状が平坦になるようにコートする。レジスト４、およ
びＬＯＣＯ３酸化膜１およびＬＯＣＯ８窒化膜２を選択
性のないドライエツチング条件で、窒素が検出できなく
なるまでエツチングすることにより、第１図（Ｃ）にな
る。
の工程順断面図である。第１図ｆａｔにおいて、ＬＯＣ
Ｏ３窒化膜２に覆われていない部分にＬＯＣＯ３酸化膜
ｌが形成され、第２図山）において、レジスト４を表面
形状が平坦になるようにコートする。レジスト４、およ
びＬＯＣＯ３酸化膜１およびＬＯＣＯ８窒化膜２を選択
性のないドライエツチング条件で、窒素が検出できなく
なるまでエツチングすることにより、第１図（Ｃ）にな
る。
〔発明の効果〕
本発明によれば、フィールド領域とアクティブ領域の間
で平坦化されるので、この上に形成される配線および堆
積膜の加工が簡単にでき、半導体装置の性能も向上させ
ることができる。
で平坦化されるので、この上に形成される配線および堆
積膜の加工が簡単にでき、半導体装置の性能も向上させ
ることができる。
第１図ｔａ＋〜（Ｃ）は本発明の半導体装置の製造方法
の工程順断面図であり、第２図（ａｌ、 ｃｂ）は従来
の半導体装置の製造方法の工程順断面図である。 ｌ・・・ＬＯＣＯ３酸化膜 ２・・・Ｌｌ）ＣＯ３窒化膜 ３・・・基板 ４・・・レジスト 以上
の工程順断面図であり、第２図（ａｌ、 ｃｂ）は従来
の半導体装置の製造方法の工程順断面図である。 ｌ・・・ＬＯＣＯ３酸化膜 ２・・・Ｌｌ）ＣＯ３窒化膜 ３・・・基板 ４・・・レジスト 以上
Claims (1)
- ＬＯＣＯＳ酸化後、レジストをコートする工程と、前記
レジストおよびＬＯＣＯＳ酸化膜およびＬＯＣＯＳ窒化
膜を選択性のないエッチング条件で、前記窒化膜中の窒
素が検出されなくなるまでエッチングする工程とからな
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18310089A JPH0346328A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18310089A JPH0346328A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346328A true JPH0346328A (ja) | 1991-02-27 |
Family
ID=16129769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18310089A Pending JPH0346328A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346328A (ja) |
-
1989
- 1989-07-14 JP JP18310089A patent/JPH0346328A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JPH02113548A (ja) | 半導体装置 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPH01503827A (ja) | 半導体のフイールド酸化物形成方法 | |
| JPS62120051A (ja) | 半導体装置の製造方法 | |
| JPS63307743A (ja) | 半導体装置の製造方法 | |
| JPS6386451A (ja) | 半導体装置 | |
| KR970053411A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JPS6340367A (ja) | 半導体装置の製造方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPS6096826U (ja) | 半導体装置 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPH01209745A (ja) | 半導体装置の製造方法 | |
| JPS61113237A (ja) | ポリシリコンのエツチング方法 | |
| JPH01223749A (ja) | 半導体装置の製造方法 | |
| JPH118303A (ja) | 半導体装置の製造方法 | |
| JPS63128669A (ja) | 半導体装置の製造方法 | |
| JPS61112378A (ja) | 半導体装置の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPH03165030A (ja) | 半導体装置の製造方法 | |
| JPH0291920A (ja) | 半導体装置の最小接続窓の形成方法 | |
| JPS63119534A (ja) | 半導体装置の製造方法 | |
| JPS58192338A (ja) | 半導体装置及びその製造方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPS62194629A (ja) | 半導体装置およびその製造方法 |