JPH01129774A - Ｐｗｍ制御装置 - Google Patents
Ｐｗｍ制御装置Info
- Publication number
- JPH01129774A JPH01129774A JP62284217A JP28421787A JPH01129774A JP H01129774 A JPH01129774 A JP H01129774A JP 62284217 A JP62284217 A JP 62284217A JP 28421787 A JP28421787 A JP 28421787A JP H01129774 A JPH01129774 A JP H01129774A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- phase
- counter
- signal
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/40—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC
- H02M5/42—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters
- H02M5/44—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC
- H02M5/453—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/458—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はＰＷＭインバータの制御装置に係り。
特にＰＷＭパターンをメモリから読み出してＰＷＭ信号
を形成するＰＷＭ制御回路に関する。
を形成するＰＷＭ制御回路に関する。
（従来の技術）
ＰＷＭインバータの制御方法としてあらかじめ。
オフラインで所望の制御パターンを計算してメモリに記
憶し、動作時に命令に応じてパターンを読み出し、制御
する方法がある。（電気学会半導体電力変換方式調査専
門委員会線「半導体電力変換回路Ｊ １９８７．３．３
１電気学会発行）この方法はオ′ フラインで所望の制
御パターンを計算するから、低次高調波消去ＰＷＭ制御
制御層トルクリップル低減制御調波損失低減制御など、
他のオンラインのＰＷＭ制御方式では困難な制御が容易
におこなえる。
憶し、動作時に命令に応じてパターンを読み出し、制御
する方法がある。（電気学会半導体電力変換方式調査専
門委員会線「半導体電力変換回路Ｊ １９８７．３．３
１電気学会発行）この方法はオ′ フラインで所望の制
御パターンを計算するから、低次高調波消去ＰＷＭ制御
制御層トルクリップル低減制御調波損失低減制御など、
他のオンラインのＰＷＭ制御方式では困難な制御が容易
におこなえる。
（発明が解決しようとする問題点）
しかし、従来のメモリを用いた方式はＰＷＭ周波数がイ
ンバータ周波数に比例した同期式のみであり運転周波数
が低くなるとトルクリップルが増大するため最低周波数
に限界がある。すなわち。
ンバータ周波数に比例した同期式のみであり運転周波数
が低くなるとトルクリップルが増大するため最低周波数
に限界がある。すなわち。
メモリは電圧指令Ｖと電気角の指令値θ とによってア
ドレスされ、この２つの指令値に応じたＰＷＭ信号を出
力する。 θ がｎビットで与えられるときθ のとり
得る値は２ｍ個（＝θ。、θ８．θ、。
ドレスされ、この２つの指令値に応じたＰＷＭ信号を出
力する。 θ がｎビットで与えられるときθ のとり
得る値は２ｍ個（＝θ。、θ８．θ、。
京 東 京・・・θ
１．・・・θ、 、８ｍ）であり１周波数が低下すると
θｈ（ｋ”’Ｏｘ〜２ ”−１）に留まる時間が長くな
る。すなわち、運転周波数にかかわらず位相分解能が一
定であるため１時間の分解能は運転周波数が下がると共
に低下する。このため電流、トルクのリップルが増大し
、メモリの容量によって定まる所定周波数以下では運転
不可能となり、用途が限定される。工作機械等に用いら
れる汎用インバータでは運転周波数が広いことが望まし
い。
１．・・・θ、 、８ｍ）であり１周波数が低下すると
θｈ（ｋ”’Ｏｘ〜２ ”−１）に留まる時間が長くな
る。すなわち、運転周波数にかかわらず位相分解能が一
定であるため１時間の分解能は運転周波数が下がると共
に低下する。このため電流、トルクのリップルが増大し
、メモリの容量によって定まる所定周波数以下では運転
不可能となり、用途が限定される。工作機械等に用いら
れる汎用インバータでは運転周波数が広いことが望まし
い。
このためには低速領域では非同期式ＰＷＭを用いねばな
らない、しかし、従来のメモリを用いたＰＷＭ制御回路
と非同期式ＰＷＭ制御回路との２つのＰＷＭ制御回路を
備えることは装置のコストアップを招く。
らない、しかし、従来のメモリを用いたＰＷＭ制御回路
と非同期式ＰＷＭ制御回路との２つのＰＷＭ制御回路を
備えることは装置のコストアップを招く。
本発明はメモリを用いたＰＷＭ制御回路でありながら、
同期式、非同期式双方のＰＷＭが可能なＰＷＭ制御回路
を提供することを目的とする。
同期式、非同期式双方のＰＷＭが可能なＰＷＭ制御回路
を提供することを目的とする。
（問題点を解決するための手段）
上記の目的を達成するために本発明は、インバータ周波
数に比例した同期パルスを計数して位相信号を出力する
位相カウンタ、ＰＷＭパターンデータが予め書き込まれ
パターン選択信号と前記位相信号で指定されたアドレス
の複数のＰＷＭパターンデータが読み出されるメモリ、
前記位相信号の上位ビットにより前記メモリから読み出
された複数のＰＷＭパターンデータを分配して各相のＰ
ＷＭ倍信号して出力する分配器を備えた装置において、
同期式と非同期式を切り替えるモード信号に応じて前記
同期パルスか一定周波数の非同期パルスのいずれかを選
択して計数する変調カウンタを設け、前記変調カウンタ
の計数値を前記位相信号の下位ビットに割当て、同期式
と非同期式のＰＷＭ信号を切り替え可能に構成したＰＷ
Ｍ制御装置である。
数に比例した同期パルスを計数して位相信号を出力する
位相カウンタ、ＰＷＭパターンデータが予め書き込まれ
パターン選択信号と前記位相信号で指定されたアドレス
の複数のＰＷＭパターンデータが読み出されるメモリ、
前記位相信号の上位ビットにより前記メモリから読み出
された複数のＰＷＭパターンデータを分配して各相のＰ
ＷＭ倍信号して出力する分配器を備えた装置において、
同期式と非同期式を切り替えるモード信号に応じて前記
同期パルスか一定周波数の非同期パルスのいずれかを選
択して計数する変調カウンタを設け、前記変調カウンタ
の計数値を前記位相信号の下位ビットに割当て、同期式
と非同期式のＰＷＭ信号を切り替え可能に構成したＰＷ
Ｍ制御装置である。
（作用）
変調カウンタを運転周波数に比例した周波数でＯＬをカ
ウントし１位相カウンタの下位Ｑビットθ、と同じ値と
すると、 メモリから読み出されるＰＷＭパターンは位
相カウンタの中位、下位（ｍ十〇）ビット（電気角θに
十〇Ｌ）で指定されるパターンとなり、これを位相カウ
ンタの上位ｈビットの値θＨによって分配するから、
メモリに書き込まれた任意のパターンを出力できる同期
式ＰＷＭとなる。
ウントし１位相カウンタの下位Ｑビットθ、と同じ値と
すると、 メモリから読み出されるＰＷＭパターンは位
相カウンタの中位、下位（ｍ十〇）ビット（電気角θに
十〇Ｌ）で指定されるパターンとなり、これを位相カウ
ンタの上位ｈビットの値θＨによって分配するから、
メモリに書き込まれた任意のパターンを出力できる同期
式ＰＷＭとなる。
変調カウンタを一定周波数でカウントすると。
メモリに与えるＯＬと位相カウンタの下位Ωビットの値
ＯＬとは異なった周波数となる。変調カウンタをカウン
トする周波数が高ければメモリに与えら゛れる位相カウ
ンタの中位信号θＨが一定の間に変調カウンタは何周期
もくり返しカウントされＯＬは何度も同じ値をとる。し
たがって位相カウンタの下位θＬが一周期カウントされ
、位相カウンタの中位信号θにが変化するまでの間に多
数のパルスが出力され、その周波数は変調カウンタをカ
ウントする周波数によって定まる。すなわち非同期式Ｐ
ＷＭとなる。
ＯＬとは異なった周波数となる。変調カウンタをカウン
トする周波数が高ければメモリに与えら゛れる位相カウ
ンタの中位信号θＨが一定の間に変調カウンタは何周期
もくり返しカウントされＯＬは何度も同じ値をとる。し
たがって位相カウンタの下位θＬが一周期カウントされ
、位相カウンタの中位信号θにが変化するまでの間に多
数のパルスが出力され、その周波数は変調カウンタをカ
ウントする周波数によって定まる。すなわち非同期式Ｐ
ＷＭとなる。
（実施例）
以下、第１図に示す本発明の一実施例に基づいて詳細に
説明する。
説明する。
第１図において、２はＰＷＭパターンを記憶する読み出
し専用のメモリで、以下単にＲＯＭと呼称する。４，５
．６はカスケードに接続された位相カウンタで同期パル
スＰ１を計数し、 この計数値はＲＯＭ２に記憶された
複数のＰＷＭパターンを同時に読み出すと共に所定の電
気角のＰＷＭパターンを配分指定する。
し専用のメモリで、以下単にＲＯＭと呼称する。４，５
．６はカスケードに接続された位相カウンタで同期パル
スＰ１を計数し、 この計数値はＲＯＭ２に記憶された
複数のＰＷＭパターンを同時に読み出すと共に所定の電
気角のＰＷＭパターンを配分指定する。
なお、ＲＯＭ２には電圧基準Ｖ（パターン選択信号）に
より所定の電圧のＰＷＭパターンアドレス領域が指定さ
れる。また、同期パルスＰ、はインバータの運転周波数
に比例した周波数のパルス信号が与えられる。
より所定の電圧のＰＷＭパターンアドレス領域が指定さ
れる。また、同期パルスＰ、はインバータの運転周波数
に比例した周波数のパルス信号が与えられる。
以下、本実施例では、電圧基準Ｖを７ビツト、各位相カ
ウンタ４，５．６の計数値（ビット数）をθ二（６ビツ
ト）ｙ８：（２ビツト）、 θ二（３ビツト）に設定し
た場合について説明する。
ウンタ４，５．６の計数値（ビット数）をθ二（６ビツ
ト）ｙ８：（２ビツト）、 θ二（３ビツト）に設定し
た場合について説明する。
位相カウンタ６は６進カウンタとしθＨは０〜５の値を
とる。他の位相カウンタ４，５はビット数の範囲でフル
カウントし、θしはＯ〜６３、θＮは０〜３の値をとる
。
とる。他の位相カウンタ４，５はビット数の範囲でフル
カウントし、θしはＯ〜６３、θＮは０〜３の値をとる
。
７は同期パルスＰ１および非同期パルスＰ２のいずれか
を同期／非同期切替信号ＭＳ（モード信号）により選択
するセレクタ、１０はセレクタ７で選択されたパルスを
計数する変調カウンタで位相カウンタ４と同じビット数
（６ビツト）とする、なお、非同期パルスＰ２は後述す
る非同期ＰＷＭ用の一定周波数のクロックパルスである
。１１はＡＮＤ回路でモード信号ＭＳが同期パルスＰ１
を選択するＲＯＭ２は電圧基準Ｖ、変調カウンタ１０の
計数値θし、位相カウンタ５の計数値ＯＭの合計１５ビ
ツトでアドレスが指定されＰＷ、Ｍパターンの記憶デー
タ６ビツトをθｏｕｔとして出力する。（なお、参考ま
でに付記すればインテル社のＰＲＯＭ１−２７２５６相
当品は８ビツトのデータ線を備えており、この中の６ビ
ツトを使用してＲＯＭ２に採用することが可能である。
を同期／非同期切替信号ＭＳ（モード信号）により選択
するセレクタ、１０はセレクタ７で選択されたパルスを
計数する変調カウンタで位相カウンタ４と同じビット数
（６ビツト）とする、なお、非同期パルスＰ２は後述す
る非同期ＰＷＭ用の一定周波数のクロックパルスである
。１１はＡＮＤ回路でモード信号ＭＳが同期パルスＰ１
を選択するＲＯＭ２は電圧基準Ｖ、変調カウンタ１０の
計数値θし、位相カウンタ５の計数値ＯＭの合計１５ビ
ツトでアドレスが指定されＰＷ、Ｍパターンの記憶デー
タ６ビツトをθｏｕｔとして出力する。（なお、参考ま
でに付記すればインテル社のＰＲＯＭ１−２７２５６相
当品は８ビツトのデータ線を備えており、この中の６ビ
ツトを使用してＲＯＭ２に採用することが可能である。
）
１２はＲＯＭ２から出力される６ビツトのＰＷＭデータ
θｏｕｔの中から３ビツトを選択し３相インバータの各
相のＰＷＭ制御信号Ｐｏｕｔとして出力する分配器であ
る。また、分配器１２には分配を指示するために位相カ
ウンタ６の係数値ＯＨが入力される。
θｏｕｔの中から３ビツトを選択し３相インバータの各
相のＰＷＭ制御信号Ｐｏｕｔとして出力する分配器であ
る。また、分配器１２には分配を指示するために位相カ
ウンタ６の係数値ＯＨが入力される。
ＲＯＭ２から読み出される６ビツトのＰＷＭデータθｏ
ｕｔは周期関数の一周期が６等分されそれぞれ位相差６
０°を有する期間６０°のデータでそれらが同時に出力
される。
ｕｔは周期関数の一周期が６等分されそれぞれ位相差６
０°を有する期間６０°のデータでそれらが同時に出力
される。
周期関数を正弦波とした場合のＰＷＭデータについて第
２図を用いて説明する。
２図を用いて説明する。
第２図（ａ）は振幅Ｖの正弦波ｅ１と振幅一定の三角波
ｅ２を示した図で、同図（ｂ）はその比較によって定ま
るＰＷＭ信号である。三角波ｅ２の周波数は正弦波ｅ１
の周波数の２４倍に設定されているが、これはＲＯＭ２
のデータ出力が６ビツト、位相カウンタ５が２ビツト（
４進）としたことから６Ｘ４＝２４で決定される。２４
の２倍、３倍、４倍・・・と整数の倍率とすることもで
きる。
ｅ２を示した図で、同図（ｂ）はその比較によって定ま
るＰＷＭ信号である。三角波ｅ２の周波数は正弦波ｅ１
の周波数の２４倍に設定されているが、これはＲＯＭ２
のデータ出力が６ビツト、位相カウンタ５が２ビツト（
４進）としたことから６Ｘ４＝２４で決定される。２４
の２倍、３倍、４倍・・・と整数の倍率とすることもで
きる。
ＰＷＭ信号（ｂ）の論理値はインバータブリッジの正極
側素子の導通期間を１”、負極側素子の導通期間を“０
”と対応させることにより振幅Ｖの正弦波ＰＷＭ信号が
定められる。
側素子の導通期間を１”、負極側素子の導通期間を“０
”と対応させることにより振幅Ｖの正弦波ＰＷＭ信号が
定められる。
この１サイクルの正弦波ＰＷＭ信号（ｂ）は期間６０＠
毎に６分割され、０〜６０＠のＰＷＭ信号はＲＯＭ２の
Ｏビットに、６０〜１２０°のＰＷＭ信号はＲＯＭ２の
１ビツトに、以下同様にして各６０＠期間のＰＷＭ信号
がＲＯＭ２の０〜５ビツトのｐｗ ’Ｍパターンデー
タとして書き込まれる。従って、ＲＯＭ２からは位相カ
ウンタ４の計数値ＯＬと位相カウンタ５の計数値θ阿に
より位相差６０°の６種のＰＷＭパターンデータが同時
に繰り返し読み出され１位相カウンタ６の計数値θＨに
より分配器１２が６０″毎に順次ビットを切り替えて１
サイクルのＰＷＭパターンを出力する。
毎に６分割され、０〜６０＠のＰＷＭ信号はＲＯＭ２の
Ｏビットに、６０〜１２０°のＰＷＭ信号はＲＯＭ２の
１ビツトに、以下同様にして各６０＠期間のＰＷＭ信号
がＲＯＭ２の０〜５ビツトのｐｗ ’Ｍパターンデー
タとして書き込まれる。従って、ＲＯＭ２からは位相カ
ウンタ４の計数値ＯＬと位相カウンタ５の計数値θ阿に
より位相差６０°の６種のＰＷＭパターンデータが同時
に繰り返し読み出され１位相カウンタ６の計数値θＨに
より分配器１２が６０″毎に順次ビットを切り替えて１
サイクルのＰＷＭパターンを出力する。
第２図（ｂ）のＰＷＭパターンはθ１によりＲＯＭ２の
出力がＯ，ｌ、２，３，４，５ビツトの順に切り替えて
出力された場合に対応する。
出力がＯ，ｌ、２，３，４，５ビツトの順に切り替えて
出力された場合に対応する。
なお、三角波ｅ２の周波数を正弦波ｅ□の周波数の２４
倍としたので位相カウンタ４の計数値ＯＬの周期は三角
波ｅ２の周期と一致している。
倍としたので位相カウンタ４の計数値ＯＬの周期は三角
波ｅ２の周期と一致している。
次に１本実施例の同期式ＰＷＭの作用について第３図を
用いて説明する。
用いて説明する。
位相カウンタ４，５．６ は常に同期パルスＰ。
を計数し、 その計数値θＬ、θＮ、θＨの関係を第３
図に示す、同期式ＰＷＭの場合、同期／非同期切り替え
信号ＭＳは１′１”となりセレクタ７は同期パルスＰ□
を選択するので変調カウンタ１ｏの計数値ＯＬはＯＬと
同じ値となる。ＯＬとＯＬが一時的に異なった値として
も、変調カウンタ１０がキャリーＣＲＴを出力するとＡ
ＮＤ回路１１を介して位相カウンタ４がクリアされ、次
の同期パルスで変調カウンタ１０と位相カウンタ４の計
数値は同時に零となり、それ以後はθ二と０７′ｉじ値
となる。
図に示す、同期式ＰＷＭの場合、同期／非同期切り替え
信号ＭＳは１′１”となりセレクタ７は同期パルスＰ□
を選択するので変調カウンタ１ｏの計数値ＯＬはＯＬと
同じ値となる。ＯＬとＯＬが一時的に異なった値として
も、変調カウンタ１０がキャリーＣＲＴを出力するとＡ
ＮＤ回路１１を介して位相カウンタ４がクリアされ、次
の同期パルスで変調カウンタ１０と位相カウンタ４の計
数値は同時に零となり、それ以後はθ二と０７′ｉじ値
となる。
ＲＯＭ２は電圧基準ＶとθＮ、ＯＬで指定されたアドレ
スの６ビツトのＰＷＭパターンｅ０〜ｅ。
スの６ビツトのＰＷＭパターンｅ０〜ｅ。
をθｏｕｔに出力する。分配器１２は位相カウンタ６の
計数値ＯＨがＯ→１→２→３→４→５→０と変化する度
に３ビツトの出力Ｐｏｕｔを切り替え、 Ｕ相は６ａ−
＋６エ→ｅ２→ｅ３→ｅ、→ｅ、→ｅａｔ Ｖ相は６
、−４６ 、 →６ 、−＋ ６ 、 →６２−４６
、→ｅ、、Ｗ相はｅ２→ｅ３→ｅ４→６．→ｅ、→ｅ
１→ｅ霊のように選択して出力する。この出力Ｐ ｏｕ
ｔのＵ、Ｖ、Ｗは第２図（ｂ）のＰＷＭパターンと同じ
でそれぞれ１２０°の位相差を有し、対称３相ＰＷＭ信
号として使用することができる。
計数値ＯＨがＯ→１→２→３→４→５→０と変化する度
に３ビツトの出力Ｐｏｕｔを切り替え、 Ｕ相は６ａ−
＋６エ→ｅ２→ｅ３→ｅ、→ｅ、→ｅａｔ Ｖ相は６
、−４６ 、 →６ 、−＋ ６ 、 →６２−４６
、→ｅ、、Ｗ相はｅ２→ｅ３→ｅ４→６．→ｅ、→ｅ
１→ｅ霊のように選択して出力する。この出力Ｐ ｏｕ
ｔのＵ、Ｖ、Ｗは第２図（ｂ）のＰＷＭパターンと同じ
でそれぞれ１２０°の位相差を有し、対称３相ＰＷＭ信
号として使用することができる。
次に、非同期式ＰＷＭの作用について第４図を用いて説
明する。非同期ＰＷＭの場合、同期／非同期切り替え信
号ＭＳは“０”に設定され、セレクタ７は非同期パルス
Ｐ２を選択する。従って変調カウンタｌＯの計数値θ、
はＰ２によって進められ、位相カウンタ４，５．６の計
数値θＬ、θＮ。
明する。非同期ＰＷＭの場合、同期／非同期切り替え信
号ＭＳは“０”に設定され、セレクタ７は非同期パルス
Ｐ２を選択する。従って変調カウンタｌＯの計数値θ、
はＰ２によって進められ、位相カウンタ４，５．６の計
数値θＬ、θＮ。
θＩＩは同期パルスＰ１により進められる。また、信号
ＭＳが“０”となるので変調カウンタ１０がキャリーＣ
ＲＹを出力しても位相カウンタ４がクリアされることは
ない、すなわち、変調カウンタ１０は、位相カウンタ４
，５．６とは完全に独立して計数される。
ＭＳが“０”となるので変調カウンタ１０がキャリーＣ
ＲＹを出力しても位相カウンタ４がクリアされることは
ない、すなわち、変調カウンタ１０は、位相カウンタ４
，５．６とは完全に独立して計数される。
第４図は非同期パルスＰ、の周波数ｆ２を同期パルスＰ
ｉの周波数ｆ１の約１．４倍とした例である。
ｉの周波数ｆ１の約１．４倍とした例である。
この場合、 ＯＬの１周期（ｔｏ〜ｔ□）はＯＬの１周
期（ｔａ”ｔｚ）の１／１．４ （約７０％）の時間と
なる。
期（ｔａ”ｔｚ）の１／１．４ （約７０％）の時間と
なる。
従って、ＲＯＭ２のデータ出力ｅ ｏｕｔは第３図の場
合に比較して位相幅が７０％に圧縮されたパターンとな
る０時刻ｔ、においてＯＬは０にリセットされ再び計数
を開始するがｆ？、が不変の間（１１〜ｔａ）は再度Ｒ
ＯＭ２から ｔ６〜ｔ１間のパターンが読み出される。
合に比較して位相幅が７０％に圧縮されたパターンとな
る０時刻ｔ、においてＯＬは０にリセットされ再び計数
を開始するがｆ？、が不変の間（１１〜ｔａ）は再度Ｒ
ＯＭ２から ｔ６〜ｔ１間のパターンが読み出される。
若し、ｆ、／ｆ□＝ｎとするとｔ０〜ｔ１間のパターン
がｎ回だけ繰り返して出力される。第４図はｆ！／ｆ、
＝１．４の場合を示したのでｔ１〜ｔ２間のパターンは
ｔ０〜ｔ１間のパターンの先頭から４０％のパターンが
出力される。
がｎ回だけ繰り返して出力される。第４図はｆ！／ｆ、
＝１．４の場合を示したのでｔ１〜ｔ２間のパターンは
ｔ０〜ｔ１間のパターンの先頭から４０％のパターンが
出力される。
同期パルスＰ１を計数する位相カウンタ４の計数値θご
は時刻ｔ２でオーバーフローし位相カウンタ５の計数値
θ＝を０から１にインクリメントさせるが変調カウンタ
１０は独立して非同期パルスＰ２の計数を継続する。
は時刻ｔ２でオーバーフローし位相カウンタ５の計数値
θ＝を０から１にインクリメントさせるが変調カウンタ
１０は独立して非同期パルスＰ２の計数を継続する。
従って、ｔ２〜ｔ１間に読み出されるパターンは、θ二
＝０．θ＝＝１の期間にＲＯＭ２から読み出される第３
図のパターン００〜ｅ、の後半、約６０％のパターンが
位相幅が約７０％に圧縮されて第４図の８０〜ｅ、のよ
うに出力される。
＝０．θ＝＝１の期間にＲＯＭ２から読み出される第３
図のパターン００〜ｅ、の後半、約６０％のパターンが
位相幅が約７０％に圧縮されて第４図の８０〜ｅ、のよ
うに出力される。
上述のように、ｔ□〜ｔ３間のパターン８０〜ｅｓは、
第３図のθ品＝Ｏ，ｅ’：、＝ｏの期間のパターンとθ
品＝０．θ二＝１の期間のパターンを約４：６の割合で
組合せ位相幅を７０％に圧縮したパターンとなる。
第３図のθ品＝Ｏ，ｅ’：、＝ｏの期間のパターンとθ
品＝０．θ二＝１の期間のパターンを約４：６の割合で
組合せ位相幅を７０％に圧縮したパターンとなる。
以下、同様にして第４図ｅ０〜ｅ、に示すパターンが読
み出され、同期式ＰＷＭの場合と同様にθＨの値により
分配器１２の出力Ｐ ｏｕｔにＵ、Ｖ、Ｗの３相ＰＷＭ
信号が分配出力される。これらのＰＷＭ波形は同図から
明らかなように変調カウンタｌＯの計数値θしの１周期
毎に幅の異なるパルスが１個含まれた波形となり、非同
期パルスＰ２の周波数ｆ２によりパルス幅変調周波数が
定まる非同期式ＰＷＭとして動作する。
み出され、同期式ＰＷＭの場合と同様にθＨの値により
分配器１２の出力Ｐ ｏｕｔにＵ、Ｖ、Ｗの３相ＰＷＭ
信号が分配出力される。これらのＰＷＭ波形は同図から
明らかなように変調カウンタｌＯの計数値θしの１周期
毎に幅の異なるパルスが１個含まれた波形となり、非同
期パルスＰ２の周波数ｆ２によりパルス幅変調周波数が
定まる非同期式ＰＷＭとして動作する。
以上に説明したように、同期式ＰＷＭと非同期式ＰＷＭ
は同期／非同期切替信号ＭＳを“１”とするか“０”と
するかで切り替えることができるが、非同期ＰＷＭにお
いて幅の狭い余分な不整パルスを発生させないための条
件としてＲＯＭ２に記憶するＰＷＭパターンは第２図に
示したように〜 ＯＮの１周期に整数個のパルスを含む同期／非同期両用
パターンでなければならない。しかし、同期式ＰＷＭＬ
か行わない高電圧、高周波数の領域では種々のＰＷＭパ
ターンを自由に書き込むことができる。
は同期／非同期切替信号ＭＳを“１”とするか“０”と
するかで切り替えることができるが、非同期ＰＷＭにお
いて幅の狭い余分な不整パルスを発生させないための条
件としてＲＯＭ２に記憶するＰＷＭパターンは第２図に
示したように〜 ＯＮの１周期に整数個のパルスを含む同期／非同期両用
パターンでなければならない。しかし、同期式ＰＷＭＬ
か行わない高電圧、高周波数の領域では種々のＰＷＭパ
ターンを自由に書き込むことができる。
従って、非同期式ＰＷＭによる運転（電圧）領域だけ同
期／非同期両用パターンとすればよい。
期／非同期両用パターンとすればよい。
非同期式から同期式に切り替えた時点で変調カウンタ１
０の係数値ＯＬと位相カウンタ４の計数値θ二が異なっ
ていても変調カウンタ１０がキャリーを出力すると、次
の同期パルスＰ１によって位相カウンタ４はクリアされ
変調カウンタ１０と同じ値となる。これにより、必ず１
つのパルスの出力を終了してから位相カウンタ４をクリ
アすることになり、非同期式から同期式へ切り替える時
に不整パルスを出力することはない、また、この切り替
え時点で最大で位相カウンタ４の１周期分だけ電圧位相
がジャンプする。本実施例では、位相カウンタ４の１周
期を１５°としたが、位相カウンタ４と変調カウンタ１
０のビット数を減らし位相カウンタ５のビット数を増や
しフ、５＠、 ３．７５＠ と小さくすればジャンプ量
が少なくなりスムーズな切り替えができる。また１本実
施例では正弦波１周期のＰＷＭパターンをすべてメモリ
に書き込むようにしたが波形の対称性を利用しｌ／４周
期（Ｏ〜９０°）のＰＷＭパターンのみ書き込んで、読
み出し方により１周期のＰＷＭパターンを発生させるよ
うにすることもできる。
０の係数値ＯＬと位相カウンタ４の計数値θ二が異なっ
ていても変調カウンタ１０がキャリーを出力すると、次
の同期パルスＰ１によって位相カウンタ４はクリアされ
変調カウンタ１０と同じ値となる。これにより、必ず１
つのパルスの出力を終了してから位相カウンタ４をクリ
アすることになり、非同期式から同期式へ切り替える時
に不整パルスを出力することはない、また、この切り替
え時点で最大で位相カウンタ４の１周期分だけ電圧位相
がジャンプする。本実施例では、位相カウンタ４の１周
期を１５°としたが、位相カウンタ４と変調カウンタ１
０のビット数を減らし位相カウンタ５のビット数を増や
しフ、５＠、 ３．７５＠ と小さくすればジャンプ量
が少なくなりスムーズな切り替えができる。また１本実
施例では正弦波１周期のＰＷＭパターンをすべてメモリ
に書き込むようにしたが波形の対称性を利用しｌ／４周
期（Ｏ〜９０°）のＰＷＭパターンのみ書き込んで、読
み出し方により１周期のＰＷＭパターンを発生させるよ
うにすることもできる。
同期式から非同期式への切り替えは１位相カウンタ４と
変調カウンタ１０の切り替え時点の計数値が等しいので
何等支障なくスムーズに行うことができる。
変調カウンタ１０の切り替え時点の計数値が等しいので
何等支障なくスムーズに行うことができる。
以下に非同期ＰＷＭ時の不整パルス発生について説明す
る。
る。
第５図、第６図の位相カウンタ４，５の計数値θ１．θ
Ｎと変調カウンタ１０の計数値θＬおよびＲＯＭ２から
出力されるＰＷＭパターン出力θｏｕｔの１つを示した
図で、簡単のため位相カウンタ４と変調カウンタｌＯを
３ビツトと仮定している。
Ｎと変調カウンタ１０の計数値θＬおよびＲＯＭ２から
出力されるＰＷＭパターン出力θｏｕｔの１つを示した
図で、簡単のため位相カウンタ４と変調カウンタｌＯを
３ビツトと仮定している。
第５図は同期式におけるＰＷＭパターンであり第６図は
非同期式において不整パルスが発生ずる状態を示す。
非同期式において不整パルスが発生ずる状態を示す。
同期式の場合は第５図のようにＯＬはＯＬと等しい計数
値となりＲＯＭ２に書き込まれたＰＷＭパターンがその
まへθｏｕｔとして出力される。第６図はこのＰＷＭパ
ターンを読み出す同位相の非同期式ＰＷＭにおいて、非
同期パルスＰ２の周波数ｆ２が同期パルスＰ１の周波数
ｆ１より僅かに高く、 θ、がＯＬより少し早くカウン
トが進んでいる状態である。
値となりＲＯＭ２に書き込まれたＰＷＭパターンがその
まへθｏｕｔとして出力される。第６図はこのＰＷＭパ
ターンを読み出す同位相の非同期式ＰＷＭにおいて、非
同期パルスＰ２の周波数ｆ２が同期パルスＰ１の周波数
ｆ１より僅かに高く、 θ、がＯＬより少し早くカウン
トが進んでいる状態である。
すなわち、変調カウンタ１０の計数値ＯＬは時刻ｔ０〜
ｔ１にフルカウントして１周期分のＰＷＭ波形（第５図
のθＨ＝ｎ の期間のＰＷＭ波形相当）を出力し終え、
位相カウンタ５の計数値θＮ＝ｎ＋１となる時刻ｔ３ま
で同じＰＷＭ波形を繰り返し出力する。従って、０Ｌ＝
１となる時刻ｔ２でＲＯＭ２の出力θｏｕｔは“０”と
なる、 時刻ｔ。
ｔ１にフルカウントして１周期分のＰＷＭ波形（第５図
のθＨ＝ｎ の期間のＰＷＭ波形相当）を出力し終え、
位相カウンタ５の計数値θＮ＝ｎ＋１となる時刻ｔ３ま
で同じＰＷＭ波形を繰り返し出力する。従って、０Ｌ＝
１となる時刻ｔ２でＲＯＭ２の出力θｏｕｔは“０”と
なる、 時刻ｔ。
でθＮがｎ＋１に変化するとＲＯＭ２は次の周期のＰＷ
ＭパターンをθＬ＝１の位相から読み出しθｏｕｔは“
１”となる、 その後時刻ｔ３〜ｔ、の間はＯＬの値に
応じて２周期目のＰＷＭ波形（第５図のθＨ＝ｎ＋１の
期間のＰＷＭ波形）を繰り返し出力する。
ＭパターンをθＬ＝１の位相から読み出しθｏｕｔは“
１”となる、 その後時刻ｔ３〜ｔ、の間はＯＬの値に
応じて２周期目のＰＷＭ波形（第５図のθＨ＝ｎ＋１の
期間のＰＷＭ波形）を繰り返し出力する。
従って、０Ｌ＝２となる時刻ｔ４でθｏｕｔは１′Ｏ”
となり、０Ｌ＝６となる時刻ｔ、でθｏｕｔ＝ ” １
”。
となり、０Ｌ＝６となる時刻ｔ、でθｏｕｔ＝ ” １
”。
θこ′＝２となる時刻ｔ、でθｏｕｔ＝“０″と変化す
る。以下、同様にして非同期パルスＰ２によりＰＷＭパ
ターンが出力される。この非同期式によるＰＷＭパター
ンは第６１！Ｉのｔ□〜ｔ、に示すように変調カウンタ
１０の１周期に２個のパルスを含む不整パルスが出力さ
れている。このパターンの“０”と“ｌ”のデユーティ
はθにの値がｎの期間とｎ＋１の期間との中間であり、
どちらかといえば０Ｈ＝ｎ＋１ の期間に近いのでデ
ユーティとしてはこの波形で正しいと言える。従って、
スイッチング素子の特性が非常に高速で損失が小さけれ
ばこのまシで使用してもよい。
る。以下、同様にして非同期パルスＰ２によりＰＷＭパ
ターンが出力される。この非同期式によるＰＷＭパター
ンは第６１！Ｉのｔ□〜ｔ、に示すように変調カウンタ
１０の１周期に２個のパルスを含む不整パルスが出力さ
れている。このパターンの“０”と“ｌ”のデユーティ
はθにの値がｎの期間とｎ＋１の期間との中間であり、
どちらかといえば０Ｈ＝ｎ＋１ の期間に近いのでデ
ユーティとしてはこの波形で正しいと言える。従って、
スイッチング素子の特性が非常に高速で損失が小さけれ
ばこのまシで使用してもよい。
しかし、実際にはスイッチング素子の動作速度が速けれ
ばそれだけ高周波の変調を行うのが普通であり、第６図
のような波形によってスイッチング回数が規定以上に増
加するのは好ましくない。
ばそれだけ高周波の変調を行うのが普通であり、第６図
のような波形によってスイッチング回数が規定以上に増
加するのは好ましくない。
第７図は上述の不整パルスの発生を防止した本発明の他
の実施例である。この実施例では１分配器１２の出力を
セレクタ７から出力されるパルスで一旦ラッチして出力
するラッチ回路１３を設けている。すなわち、非同期式
において第６図のθｏｕｔの波形が分配器１２から出力
されたとき、非同期パルスＰ２ により変調カウンタ１
０の計数値θＬがインクリメントされる直前のパターン
がラッチ回路に保持されて出力される。従って、θｏｕ
ｔのｔ２〜ｔ１間とｔ７〜ｔ、間の“０” 期間をなく
すことができる。但し、この実施例では位相カウンタ５
の値０台が隣接した区間におけるＰＷＭパターンの立上
り、立下りのアドレス（ＯＬの値）の差が１かＯでなけ
ればならず２以上隔れているとやはり不整パルスを生じ
る。しかし、３相正弦波ＰＷＭでは出力を連続的に変化
させればよく１位相カウンタ４，５および変調カウンタ
１０のビット数を上記条件を満すように選択して実施す
ることができる。
の実施例である。この実施例では１分配器１２の出力を
セレクタ７から出力されるパルスで一旦ラッチして出力
するラッチ回路１３を設けている。すなわち、非同期式
において第６図のθｏｕｔの波形が分配器１２から出力
されたとき、非同期パルスＰ２ により変調カウンタ１
０の計数値θＬがインクリメントされる直前のパターン
がラッチ回路に保持されて出力される。従って、θｏｕ
ｔのｔ２〜ｔ１間とｔ７〜ｔ、間の“０” 期間をなく
すことができる。但し、この実施例では位相カウンタ５
の値０台が隣接した区間におけるＰＷＭパターンの立上
り、立下りのアドレス（ＯＬの値）の差が１かＯでなけ
ればならず２以上隔れているとやはり不整パルスを生じ
る。しかし、３相正弦波ＰＷＭでは出力を連続的に変化
させればよく１位相カウンタ４，５および変調カウンタ
１０のビット数を上記条件を満すように選択して実施す
ることができる。
不整パルスの発生を防止する本発明の別の実施例を第８
図に示す、第８図において、１４が不整パルスの発生を
防止するチャタリング防止回路である。このチャタリン
グ防止回路１４は変調カウンタ１０の計数値θＬの最上
位ビットＳによりＲＯＭ２から出力されるＰＷＭパター
ンの不整パルスを除去して分配器１２に出力するもので
、その詳細な回路の一例を第９図に示す。
図に示す、第８図において、１４が不整パルスの発生を
防止するチャタリング防止回路である。このチャタリン
グ防止回路１４は変調カウンタ１０の計数値θＬの最上
位ビットＳによりＲＯＭ２から出力されるＰＷＭパター
ンの不整パルスを除去して分配器１２に出力するもので
、その詳細な回路の一例を第９図に示す。
第９図において、２０ａ〜２０ｆはそれぞれ１ビット分
のパルス整形回路であり、ＲＯＭ２から出力されるＰＷ
Ｍパターン００〜ｅ、をＯＬの最上位ビットＳによりそ
れぞれ整形してＰＳＯ−ＰＳ５を出力する。２０ａ〜２
０ｆは全て同じ回路なので代表して２０ａの作用につい
て第１０図を用いて説明する。
のパルス整形回路であり、ＲＯＭ２から出力されるＰＷ
Ｍパターン００〜ｅ、をＯＬの最上位ビットＳによりそ
れぞれ整形してＰＳＯ−ＰＳ５を出力する。２０ａ〜２
０ｆは全て同じ回路なので代表して２０ａの作用につい
て第１０図を用いて説明する。
第１０図のｅｏ がＲＯＭ２から不整パルスで読み出さ
れた出力ｅ ｏｕｔ中の１つのＰＷＭパターンであり、
この波形が変調カウンタ１０の最上位ビット出力信号Ｓ
によってパルス整形回路２０ａの出力ＰＳＯのように整
形される。すなわち、２つの信号ｅ０とＳはＮＯＴ回路
２１．２２、 ＡＮＤ回路２３．２４およびＯＲ回路２
５により論理合成されて信号ＣＰのような波形となり、
ブリップフロップ２６のクロック信号として与えられる
。フリッププロップ２６にはＪ、にのデータ入力端子を
有し、自己の出力ＡＮＤ回路２フ、２８を介して信号Ｄ
Ｊ、ＪＫとして入力される。
れた出力ｅ ｏｕｔ中の１つのＰＷＭパターンであり、
この波形が変調カウンタ１０の最上位ビット出力信号Ｓ
によってパルス整形回路２０ａの出力ＰＳＯのように整
形される。すなわち、２つの信号ｅ０とＳはＮＯＴ回路
２１．２２、 ＡＮＤ回路２３．２４およびＯＲ回路２
５により論理合成されて信号ＣＰのような波形となり、
ブリップフロップ２６のクロック信号として与えられる
。フリッププロップ２６にはＪ、にのデータ入力端子を
有し、自己の出力ＡＮＤ回路２フ、２８を介して信号Ｄ
Ｊ、ＪＫとして入力される。
今、時刻ｔ、においてフリップフロップ２６の出力信号
ＰＳＯ＝１で変調カウンタ１０の最上位ビットＳ＝０で
あればフリップフロップ２６の入力信号ＤＪ＝Ｏ，ＤＫ
＝１となる。クロック信号ｃｐが“０”の期間に信号Ｄ
Ｊ、ＤＫがフリップフロップ２６に読み込まれ時刻ｔ１
でＣＰが“１”に立ち上ると出力信号ＰＳＯは０”に変
化する。出力信号Ｐ Ｓ Ｏが４６ Ｑ ｊｌ ニなる
と入力信号ＤＫも＃ ＯＩＩとなる。一方、入力信号Ｄ
Ｊは信号Ｓが“Ｏ”の状態を継続しているのでやはり“
０”のまＮである。従って、フリップフロップ２６は入
力信号ＤＪ。
ＰＳＯ＝１で変調カウンタ１０の最上位ビットＳ＝０で
あればフリップフロップ２６の入力信号ＤＪ＝Ｏ，ＤＫ
＝１となる。クロック信号ｃｐが“０”の期間に信号Ｄ
Ｊ、ＤＫがフリップフロップ２６に読み込まれ時刻ｔ１
でＣＰが“１”に立ち上ると出力信号ＰＳＯは０”に変
化する。出力信号Ｐ Ｓ Ｏが４６ Ｑ ｊｌ ニなる
と入力信号ＤＫも＃ ＯＩＩとなる。一方、入力信号Ｄ
Ｊは信号Ｓが“Ｏ”の状態を継続しているのでやはり“
０”のまＮである。従って、フリップフロップ２６は入
力信号ＤＪ。
ＤＫ共に“Ｏ”のためクロック信号ＣＰで変化しない拘
束状態となり、時刻ｔ２でｃｐ＝ｏ、時刻ｔ、でＣＰ＝
１と変化しても出力信号ＰＳＯは“Ｏ″のまへ不変であ
る０時刻ｔ、に至り信号Ｓ＝１となるとフリップフロッ
プの入力信号ＤＪが′１”になり、クロック信号ＣＰで
フリップフロップ２６の出力信号ＰＳＯが“１”へ変化
できる状態になる。従って１時刻ｔ、でクロック信号Ｃ
Ｐが“０”から“１”になると出力信号ＰＳＯは“Ｏ”
から１”に変化する。出力信号ＰＳｏが“１”になると
入力信号ＤＪは′Ｏ″′になりフリップフロップ２６は
再び拘束状態となる０時刻ｔ６に至り信号Ｓ＝０になる
と入力信号ＤＫ＝１となり再びｔｏの時と同じ状態に戻
り変調カウンタ１０の１周期が終了する。以後、同様の
動作が繰り返えされる。
束状態となり、時刻ｔ２でｃｐ＝ｏ、時刻ｔ、でＣＰ＝
１と変化しても出力信号ＰＳＯは“Ｏ″のまへ不変であ
る０時刻ｔ、に至り信号Ｓ＝１となるとフリップフロッ
プの入力信号ＤＪが′１”になり、クロック信号ＣＰで
フリップフロップ２６の出力信号ＰＳＯが“１”へ変化
できる状態になる。従って１時刻ｔ、でクロック信号Ｃ
Ｐが“０”から“１”になると出力信号ＰＳＯは“Ｏ”
から１”に変化する。出力信号ＰＳｏが“１”になると
入力信号ＤＪは′Ｏ″′になりフリップフロップ２６は
再び拘束状態となる０時刻ｔ６に至り信号Ｓ＝０になる
と入力信号ＤＫ＝１となり再びｔｏの時と同じ状態に戻
り変調カウンタ１０の１周期が終了する。以後、同様の
動作が繰り返えされる。
上記の作用によりパルス整形回路２０ａの出力信号ＰＳ
ＯはＲＯＭ２から読み出された信号ｅ０の不整パルスが
除去され、変調カウンタｌＯの１周期には１個のパルス
しか含まれず変調周波数は一定となる。しかも、信号Ｐ
ＳＯのパルスのデユーティは位相カウンタ５の計数値θ
に＝ｎのときと０阿＝ｎ＋１のときのデユーティの中間
的な値となっている。
ＯはＲＯＭ２から読み出された信号ｅ０の不整パルスが
除去され、変調カウンタｌＯの１周期には１個のパルス
しか含まれず変調周波数は一定となる。しかも、信号Ｐ
ＳＯのパルスのデユーティは位相カウンタ５の計数値θ
に＝ｎのときと０阿＝ｎ＋１のときのデユーティの中間
的な値となっている。
この実施例では変調カウンタ１０の１周期の前半の半周
期間は信号ＰＳＯが“１”から０”へ変化するのを１回
だけ許し、後半の半周期間は′０″から“１”への変化
を１回だけ許すようにして不整パルスを除去している。
期間は信号ＰＳＯが“１”から０”へ変化するのを１回
だけ許し、後半の半周期間は′０″から“１”への変化
を１回だけ許すようにして不整パルスを除去している。
これはＲＯＭ２に書き込まれているＰＷＭパターンの内
容が第２図（ｂ）のように同期式の変調周期の１サイク
ル間に“１”→“Ｏ，ｌｊ→１′１”としたためである
、これが逆に０”→“１”→１１０”と書き込まれてい
れば、パルス整形回路２０ａ〜２０ｆの論理もそれに合
せて前半の半周期は“０”→“１”の変化を１回許可し
、後半の半周期は“１”→“Ｏ”の変化を１回許可する
ようにすればよい。
容が第２図（ｂ）のように同期式の変調周期の１サイク
ル間に“１”→“Ｏ，ｌｊ→１′１”としたためである
、これが逆に０”→“１”→１１０”と書き込まれてい
れば、パルス整形回路２０ａ〜２０ｆの論理もそれに合
せて前半の半周期は“０”→“１”の変化を１回許可し
、後半の半周期は“１”→“Ｏ”の変化を１回許可する
ようにすればよい。
この第８図の実施例では第７図の実施例で必要としたＰ
ＷＭパターンの制約条件がなくなり、位相カウンタ５の
値θＮが隣接した区間でパルスの立上り、立下りのアド
レスの差が１以上あってもよい、従って、３指圧弦波Ｐ
ＷＭの他に２相正弦波ＰＷＭ （１相は正または負の一
定電位に固定し、他の２相だけＰＷＭ制御を行い、３相
の線間電圧を正弦波近似に制御する方式）にも適用する
ことができる。なお、チャタリング防止回路１４は分配
器１２の出力側に設け、その出力をＰＷＭ信号とすれば
パルス整形回路は３回路で済みより経済的に実施するこ
とができる。
ＷＭパターンの制約条件がなくなり、位相カウンタ５の
値θＮが隣接した区間でパルスの立上り、立下りのアド
レスの差が１以上あってもよい、従って、３指圧弦波Ｐ
ＷＭの他に２相正弦波ＰＷＭ （１相は正または負の一
定電位に固定し、他の２相だけＰＷＭ制御を行い、３相
の線間電圧を正弦波近似に制御する方式）にも適用する
ことができる。なお、チャタリング防止回路１４は分配
器１２の出力側に設け、その出力をＰＷＭ信号とすれば
パルス整形回路は３回路で済みより経済的に実施するこ
とができる。
また、上述の実施例ではいずれも同期式ＰＷＭ時に変調
カウンタ１０のキャリーで位相カウンタ４をクリアする
構成としたが、これは非同期式から同期式へ切り替える
時に通常時より広幅のパルスゲ素子を用い、１ＯＫＨｚ
以上のＰＷＭを行なう場合には電流リップルが極めて小
さく、同期式ＰＷＭ時に位相カウンタ４のキャリーで変
調カウンタｌＯをクリアするように構成してもよい、こ
の場合、非同期式から同期式へ切り替える時に広幅パル
スが出るがその影響は小さく、また、切り替え時の位相
ジャンプはなくなる。
カウンタ１０のキャリーで位相カウンタ４をクリアする
構成としたが、これは非同期式から同期式へ切り替える
時に通常時より広幅のパルスゲ素子を用い、１ＯＫＨｚ
以上のＰＷＭを行なう場合には電流リップルが極めて小
さく、同期式ＰＷＭ時に位相カウンタ４のキャリーで変
調カウンタｌＯをクリアするように構成してもよい、こ
の場合、非同期式から同期式へ切り替える時に広幅パル
スが出るがその影響は小さく、また、切り替え時の位相
ジャンプはなくなる。
また、ＲＯＭ２の容量に余裕があれば、同期パターンと
同期／非同期兼用パターンの両方を書き込んで、同期／
非同期切替信号ＭＳでいずれかのパターンを選択するよ
うにすることもできる。同期式ではインバータの出力周
波数に応じてＰＷＭの変調周波数が変化するが非同期式
では変化せず騒音やその他の運転条件によっては任意の
電圧において非同期式の方が都合の良い場合がある。こ
のような場合に、電圧基準Ｖと無関係に独立して同期式
と非同期式の切り替えを行なうことができる。
同期／非同期兼用パターンの両方を書き込んで、同期／
非同期切替信号ＭＳでいずれかのパターンを選択するよ
うにすることもできる。同期式ではインバータの出力周
波数に応じてＰＷＭの変調周波数が変化するが非同期式
では変化せず騒音やその他の運転条件によっては任意の
電圧において非同期式の方が都合の良い場合がある。こ
のような場合に、電圧基準Ｖと無関係に独立して同期式
と非同期式の切り替えを行なうことができる。
本発明のＰＷＭ制御回路を汎用インバータへ応用した例
を第１１図に示す、第１１図において３０は商用電源、
３１は交流電圧を整流して直流電圧を得る整流器、３２
はコンデンサ、３３は直流電圧を交流電波数を設定する
周波数設定器、３６はＶ／Ｆコンバータであり周波数設
定器３５の出力電圧に比例した周波数のパルスを出力す
る。Ｖ／Ｆコンバータ３６の出力パルスは同期パルスＰ
１として本発明のＰＷＭ制御回路３７に入力される。３
８はコンパレータであり、周波数設定器３５の出力電圧
が所定電圧を越えれば“１”、所定電圧以下であれば“
０”なる論理値を同期／非同期切替信号ＭＳとして出力
し、ＰＷＭ制御回路３７に与える。３９は発振器であり
一定周波数のクロックパルスを発生し、非同期パルスＰ
２としてＰＷＭ制御回路３７に与える。４０は関数発生
器であり周波数設定器３５の出力電圧を入力し、低周波
数領域における電圧を高めに設定するような関数を介し
て電圧基準を出力する。４１はＡ／Ｄコンバータであり
関数発生器４０の出力する電圧基準をディジタル値に変
換し、電圧基準ＶとしてＰＷＭ制御回路３７に与える０
本発明のＰＷＭ制御回路３７は、Ｕ、Ｖ、Ｗ（７）３相
ＰＷＭ制御信号を出力する。この３相ＰＷＭ制御信号は
そのまＮ、あるいはＮＯＴ回路４２ａ〜４２ｃを介して
ベースドライブ回路４３に入力され増幅されてインバー
タ３３の対応するスイッチング素子をドライブする。こ
の応用例においてはＰＷＭ制御回路３７の内部に有する
ＲＯＭ２のＰＷＭパターンは低電圧領域では同期／非同
期兼用パターン、高電圧領域には低次高調波消去ＰＷＭ
制御による同期式専用パターンが書き込まれている１周
波数設定器３５の出力電圧がコンパレータ３８の比較レ
ベルより小さければ、信号ＭＳは非同期パルスＰ２を選
択し。
を第１１図に示す、第１１図において３０は商用電源、
３１は交流電圧を整流して直流電圧を得る整流器、３２
はコンデンサ、３３は直流電圧を交流電波数を設定する
周波数設定器、３６はＶ／Ｆコンバータであり周波数設
定器３５の出力電圧に比例した周波数のパルスを出力す
る。Ｖ／Ｆコンバータ３６の出力パルスは同期パルスＰ
１として本発明のＰＷＭ制御回路３７に入力される。３
８はコンパレータであり、周波数設定器３５の出力電圧
が所定電圧を越えれば“１”、所定電圧以下であれば“
０”なる論理値を同期／非同期切替信号ＭＳとして出力
し、ＰＷＭ制御回路３７に与える。３９は発振器であり
一定周波数のクロックパルスを発生し、非同期パルスＰ
２としてＰＷＭ制御回路３７に与える。４０は関数発生
器であり周波数設定器３５の出力電圧を入力し、低周波
数領域における電圧を高めに設定するような関数を介し
て電圧基準を出力する。４１はＡ／Ｄコンバータであり
関数発生器４０の出力する電圧基準をディジタル値に変
換し、電圧基準ＶとしてＰＷＭ制御回路３７に与える０
本発明のＰＷＭ制御回路３７は、Ｕ、Ｖ、Ｗ（７）３相
ＰＷＭ制御信号を出力する。この３相ＰＷＭ制御信号は
そのまＮ、あるいはＮＯＴ回路４２ａ〜４２ｃを介して
ベースドライブ回路４３に入力され増幅されてインバー
タ３３の対応するスイッチング素子をドライブする。こ
の応用例においてはＰＷＭ制御回路３７の内部に有する
ＲＯＭ２のＰＷＭパターンは低電圧領域では同期／非同
期兼用パターン、高電圧領域には低次高調波消去ＰＷＭ
制御による同期式専用パターンが書き込まれている１周
波数設定器３５の出力電圧がコンパレータ３８の比較レ
ベルより小さければ、信号ＭＳは非同期パルスＰ２を選
択し。
ＰＷＭ制御回路３７は、発振器３９が出力する非同期パ
ルスＰ２により同期／非同期兼用パターンを読み出して
変調周波数一定の非同期式ＰＷＭにてインバータ３３を
運転する。周波数設定器３５を調節してその出力電圧が
コンパレータ３８の比較レベルを越えると信号ＭＳは同
期パルスＰ１を選択し、 Ｐバ１ ＷＭ制御回路３７はＶ／Ｆコン−令−夕３６が出力する
同期パルスにより同期／非同期兼用パターンを読み出し
て運転周波数に変換周波数が比例する同期式ＰＷＭにて
インバータ３３を運転する０周波数設定器３５を調節し
てその出力電圧をさらに上げると、ＰＷＭ制御回路３７
のＰＷＭパターンＲＯＭ２は低次高調波消去ＰＷＭ方式
によるＰＷＭパターンを出力するようになり、低次高調
波消去ＰＷＭ方式による同期式ＰＷＭによってインバー
タ３３は運転される。したがって、限られた容量のメモ
リを用いて、低速域では三角波比較相当の非同期式ＰＷ
Ｍ、中速域では三角波比較相当の同期式ＰＷＭ、高速域
では低次高調波消去ＰＷＭでインバータを運転すること
ができる。したがって低速域から高速域まで周波数に応
じて最適なＰＷＭ方式でインバータを運転することがで
き、低電流リップル、高効率のＰＷＭ制御を広い運転周
波数範囲にわたって行なうことができる。
ルスＰ２により同期／非同期兼用パターンを読み出して
変調周波数一定の非同期式ＰＷＭにてインバータ３３を
運転する。周波数設定器３５を調節してその出力電圧が
コンパレータ３８の比較レベルを越えると信号ＭＳは同
期パルスＰ１を選択し、 Ｐバ１ ＷＭ制御回路３７はＶ／Ｆコン−令−夕３６が出力する
同期パルスにより同期／非同期兼用パターンを読み出し
て運転周波数に変換周波数が比例する同期式ＰＷＭにて
インバータ３３を運転する０周波数設定器３５を調節し
てその出力電圧をさらに上げると、ＰＷＭ制御回路３７
のＰＷＭパターンＲＯＭ２は低次高調波消去ＰＷＭ方式
によるＰＷＭパターンを出力するようになり、低次高調
波消去ＰＷＭ方式による同期式ＰＷＭによってインバー
タ３３は運転される。したがって、限られた容量のメモ
リを用いて、低速域では三角波比較相当の非同期式ＰＷ
Ｍ、中速域では三角波比較相当の同期式ＰＷＭ、高速域
では低次高調波消去ＰＷＭでインバータを運転すること
ができる。したがって低速域から高速域まで周波数に応
じて最適なＰＷＭ方式でインバータを運転することがで
き、低電流リップル、高効率のＰＷＭ制御を広い運転周
波数範囲にわたって行なうことができる。
〔発明の効果］
以上述べたように、本発明によれば従来不可能とされて
いたＰＷＭパターンを書き込んだメモリを用いたＰＷＭ
制御回路で非同期式ＰＷＭが可能となる。またこのため
に用意する同期／非同期数へ 用パターンは三角波比較相当のＰＷＭパターンであるか
ら、三角波比較相当の非同期式ＰＷＭ、三角波比較相当
の同期式ＰＷＭ、および従来例で示した種々のオフライ
ンで計算したパターンを用いたＰＷＭの３通りのＰＷＭ
が可能であり、運転周波数、出力電圧に応じて多様なＰ
ＷＭ制御が可能となり、運転周波数範囲の拡大、高効率
運転が可能となる。また非同期式ＰＷＭ制御回路を別に
設けることなくメモリを用いたＰＷＭ方式で非同期式Ｐ
ＷＭを可能としているから経済的で、しかも汎用性のあ
るＰＷＭ制御回路を提供することかできる。
いたＰＷＭパターンを書き込んだメモリを用いたＰＷＭ
制御回路で非同期式ＰＷＭが可能となる。またこのため
に用意する同期／非同期数へ 用パターンは三角波比較相当のＰＷＭパターンであるか
ら、三角波比較相当の非同期式ＰＷＭ、三角波比較相当
の同期式ＰＷＭ、および従来例で示した種々のオフライ
ンで計算したパターンを用いたＰＷＭの３通りのＰＷＭ
が可能であり、運転周波数、出力電圧に応じて多様なＰ
ＷＭ制御が可能となり、運転周波数範囲の拡大、高効率
運転が可能となる。また非同期式ＰＷＭ制御回路を別に
設けることなくメモリを用いたＰＷＭ方式で非同期式Ｐ
ＷＭを可能としているから経済的で、しかも汎用性のあ
るＰＷＭ制御回路を提供することかできる。
第１図は本発明の一実施例の構成図、第２図は同期式Ｐ
ＷＭ、非同期式ＰＷＭ双方に用いることのできる同期／
非同期兼用パターンの作成方法の説明図、第３図は同期
／非同期兼用パターンを用いて第１図の実施例で同期式
ＰＷＭを行なった場合の動作説明図、第４図は同期／非
同期兼用パターンを用いて第１図の実施例で非同期式Ｐ
ＷＭを行なった場合の動作説明図、第５図および第６図
は第１図の実施例で非同期式ＰＷＭを行なった場合に生
ずる不整パルスについての説明図、第７図。 第８図は不整パルス出現防止策を講じた他の実施例、第
９図は第８図の実施例のチャタリング防止回路１４の詳
細図、第１０図はチャタリング防止回路の動作説明図、
第１１図は本発明の汎用インバータへの一応用例の構成
図である。 ２・・・ＰＷＭパターンＲＯＭ ４・・・位相カウンタＬ ５・・・位相カウンタＭ６・
・・位相カウンタＨ７・・・セレクタ１０・・・変調カ
ウンタ １１・・・アンド回路１２・・・分配器
１３・・・ラッチ回路１４・・・チャタリング防
止回路 ２０ａ〜２０ｆ・・・パルス整形回路 ２１、２２・・・ＮＯＴ回路 ２３．２４・・・ＡＮＤ
回路２５・・・ＯＲ回路 ２６・・・Ｊ−にフリップフ
ロップ３０・・・電源 ３１・・・整流器３
２・・・コンデンサ ３３・・・インバータ３４・
・・誘導電動機 ３５・・・周波数設定器３６・・
・Ｖ／Ｆコンバータ ３７・・・本発明のＰＷＭ制御回路 ３８・・・コンパレータ ３９・・・発振器４０・・
・関数発生器 ４１・・・Ａ／Ｄコンバータ４２ａ〜
４２ｃ・・・否定論理回路 ４３・・・ベースドライブ回路 代理人 弁理士 則 近 憲 佑 同 第子丸 健 第１図 第２図 ＱＬ” Ｏノ ０ｔ２３０１２３０１２３Ｑｊ２３Ｑｆ２３０１
２３第３図 Ｏｔ” １２Ｌ”０１２３４！６”１０１２３４りｔ７ｏ１２３
４タロ７θｏｕｔ 第５図 第７図 第８図
ＷＭ、非同期式ＰＷＭ双方に用いることのできる同期／
非同期兼用パターンの作成方法の説明図、第３図は同期
／非同期兼用パターンを用いて第１図の実施例で同期式
ＰＷＭを行なった場合の動作説明図、第４図は同期／非
同期兼用パターンを用いて第１図の実施例で非同期式Ｐ
ＷＭを行なった場合の動作説明図、第５図および第６図
は第１図の実施例で非同期式ＰＷＭを行なった場合に生
ずる不整パルスについての説明図、第７図。 第８図は不整パルス出現防止策を講じた他の実施例、第
９図は第８図の実施例のチャタリング防止回路１４の詳
細図、第１０図はチャタリング防止回路の動作説明図、
第１１図は本発明の汎用インバータへの一応用例の構成
図である。 ２・・・ＰＷＭパターンＲＯＭ ４・・・位相カウンタＬ ５・・・位相カウンタＭ６・
・・位相カウンタＨ７・・・セレクタ１０・・・変調カ
ウンタ １１・・・アンド回路１２・・・分配器
１３・・・ラッチ回路１４・・・チャタリング防
止回路 ２０ａ〜２０ｆ・・・パルス整形回路 ２１、２２・・・ＮＯＴ回路 ２３．２４・・・ＡＮＤ
回路２５・・・ＯＲ回路 ２６・・・Ｊ−にフリップフ
ロップ３０・・・電源 ３１・・・整流器３
２・・・コンデンサ ３３・・・インバータ３４・
・・誘導電動機 ３５・・・周波数設定器３６・・
・Ｖ／Ｆコンバータ ３７・・・本発明のＰＷＭ制御回路 ３８・・・コンパレータ ３９・・・発振器４０・・
・関数発生器 ４１・・・Ａ／Ｄコンバータ４２ａ〜
４２ｃ・・・否定論理回路 ４３・・・ベースドライブ回路 代理人 弁理士 則 近 憲 佑 同 第子丸 健 第１図 第２図 ＱＬ” Ｏノ ０ｔ２３０１２３０１２３Ｑｊ２３Ｑｆ２３０１
２３第３図 Ｏｔ” １２Ｌ”０１２３４！６”１０１２３４りｔ７ｏ１２３
４タロ７θｏｕｔ 第５図 第７図 第８図
Claims (5)
- （１） インバータ周波数に比例した同期パルスを計数
して位相信号を出力する位相カウンタ、ＰＷＭパターン
データが予め書き込まれパターン選択信号と前記位相信
号で指定されたアドレスの複数のＰＷＭパターンデータ
が読み出されるメモリ、前記位相信号の上位ビットによ
り前記メモリから読み出された複数のＰＷＭパターンデ
ータを分配して各相のＰＷＭ信号として出力する分配器
を備えた装置において、モード信号に応じて前記同期パ
ルスか一定周波数の非同期パルスのいずれかを選択して
計数する変調カウンタを設け、前記変調カウンタの計数
値を前記位相信号の下位ビットに割当て、同期式と非同
期式のＰＷＭ信号を切り替え可能としたことを特徴とす
るＰＷＭ制御装置。 - （２） 前記位相カウンタの前記上位ビット以下を中位
ビットと下位ビットに分割し、前記メモリに書き込まれ
るＰＷＭパターンデータを前記位相カウンタの下位ビッ
トの１サイクルに少なくとも１個のパルスを含むＰＷＭ
信号を出力するようにした前記特許請求の範囲第１項記
載のＰＷＭ制御装置。 - （３） 前記モード信号が同期式を選択するとき、前記
変調カウンタと前記位相カウンタの下位ビットはいずれ
か一方のカウンタのキャリーにより他方のカウンタの計
数値をクリアするようにした前記特許請求の範囲第２項
記載のＰＷＭ制御装置。 - （４） インバータ周波数に比例した同期パルスを計数
して位相信号を出力する位相カウンタ、ＰＷＭパターン
データが予め書き込まれパターン選択信号と前記位相信
号で指定されたアドレスの複数のＰＷＭパターンデータ
が読み出されるメモリ、前記位相信号の上位ビットによ
り前記メモリから読み出された複数のＰＷＭパターンデ
ータを分配して各相のＰＷＭ信号として出力する分配器
を備えた装置において、モード信号に応じて前記同期パ
ルスか一定周波数の非同期パルスのいずれかを選択して
計数しその計数値を前記位相信号の下位ビットに割当て
る変調カウンタ、前記メモリから読み出されたＰＷＭパ
ターンデータあるいは前記分配器から出力されるＰＷＭ
信号のいずれかを変調カウンタが計数するクロックパル
ス毎にラッチするラッチ回路を設け、非同期式において
不整パルスが出力されないようにしたことを特徴とする
ＰＷＭ制御装置。 - （５） インバータ周波数に比例した同期パルスを計数
して位相信号を出力する位相カウンタ、ＰＷＭパターン
データが予め書き込まれパターン選択信号と前記位相信
号で指定されたアドレスの複数のＰＷＭパターンデータ
が読み出されるメモリ、前記位相信号の上位ビットによ
り前記メモリから読み出された複数のＰＷＭパターンデ
ータを分配して各相のＰＷＭ信号として出力する分配器
を備えた装置において、モード信号に応じて前記同期パ
ルスか一定周波数の非同期パルスのいずれかを選択して
計数しその計数値を前記位相信号の下位ビットに割当て
る変調カウンタ、前記変調カウンタの計数値の前半の半
周期および後半の半周期に前記メモリまたは前記分配器
のいずれかの出力データの立上りまたは立下りのいずれ
かをそれぞれ１回のみラッチするチャタリング防止回路
を設け、非同期式において不整パルスが出力されないよ
うにしたことを特徴とするＰＷＭ制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284217A JPH0681513B2 (ja) | 1987-11-12 | 1987-11-12 | Ｐｗｍ制御装置 |
| US07/268,567 US4860186A (en) | 1987-11-12 | 1988-11-08 | PWM controller having synchronous and asynchronous mode |
| EP88118835A EP0316006B1 (en) | 1987-11-12 | 1988-11-11 | Pwm controller |
| DE88118835T DE3881161T2 (de) | 1987-11-12 | 1988-11-11 | Pulsbreitenmodulierte Steuereinrichtung. |
| CN88107833A CN1010362B (zh) | 1987-11-12 | 1988-11-12 | 脉冲宽度调制(pwm)控制器 |
| KR1019880014880A KR920004905B1 (ko) | 1987-11-12 | 1988-11-12 | Pwm 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284217A JPH0681513B2 (ja) | 1987-11-12 | 1987-11-12 | Ｐｗｍ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129774A true JPH01129774A (ja) | 1989-05-23 |
| JPH0681513B2 JPH0681513B2 (ja) | 1994-10-12 |
Family
ID=17675683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284217A Expired - Lifetime JPH0681513B2 (ja) | 1987-11-12 | 1987-11-12 | Ｐｗｍ制御装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4860186A (ja) |
| EP (1) | EP0316006B1 (ja) |
| JP (1) | JPH0681513B2 (ja) |
| KR (1) | KR920004905B1 (ja) |
| CN (1) | CN1010362B (ja) |
| DE (1) | DE3881161T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379126A (en) * | 1989-10-02 | 1995-01-03 | Canon Kabushiki Kaisha | Image processing method and apparatus having high tone quality |
| JP2010154735A (ja) * | 2008-11-28 | 2010-07-08 | Denso Corp | 回転機の制御装置及びその製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT401450B (de) * | 1989-10-09 | 1996-09-25 | Fronius Schweissmasch | Steuerverfahren für dreiphasige bidirektionale pulsumrichter hoher taktzahl |
| US5418932A (en) * | 1990-02-01 | 1995-05-23 | Hitachi, Ltd. | Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values |
| US4994950A (en) * | 1990-07-31 | 1991-02-19 | Eaton Corporation | Waveform generator for inverter control |
| US5506487A (en) * | 1991-03-28 | 1996-04-09 | General Electric Company | Systems and methods for driving a compressor with a motor |
| US5400237A (en) * | 1992-05-11 | 1995-03-21 | Simmonds Precision Products, Inc. | PWM inverter controller with waveform memory |
| US5615099A (en) * | 1994-08-24 | 1997-03-25 | Kabushiki Kaisha Toshiba | Control system for single-phase PWM converter |
| DE19541832A1 (de) * | 1995-11-10 | 1997-05-15 | Thomson Brandt Gmbh | Motorsteuerung für elektronisch kommutierende Gleichstrommotoren zur Kompensation von Drehmomenteinbrüchen |
| US5835363A (en) * | 1997-11-13 | 1998-11-10 | Acer Peripherals, Inc. | Power supply device featuring synchronous mode and asynchronous mode operation |
| US7049771B2 (en) * | 2004-01-27 | 2006-05-23 | Nippon Yusoki Co., Ltd. | Multi-phase carrier signal generator and multi-phase carrier signal generation method |
| US7049778B2 (en) * | 2004-02-09 | 2006-05-23 | Nippon Yusoki Co., Ltd. | Inverter control apparatus and inverter control method |
| FI118875B (fi) * | 2006-09-26 | 2008-04-15 | Vacon Oyj | Invertterien rinnankytkentä |
| EP2642658B1 (en) * | 2007-09-25 | 2018-08-29 | Mitsubishi Electric Corporation | Controller for electric motor |
| JP5253828B2 (ja) * | 2008-01-25 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | モータ駆動装置および半導体集積回路装置 |
| US8890457B2 (en) * | 2008-09-19 | 2014-11-18 | Hewlett-Packard Development Company, L.P. | Systems and methods for controlling motors |
| US8345451B2 (en) * | 2009-11-08 | 2013-01-01 | Wernlund James V | DC to AC converter that generates the sine wave from the pulse width modulated signal |
| DE102010003527A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Verfahren zum Ansteuern eines Elektromotors |
| US9768755B2 (en) * | 2013-04-09 | 2017-09-19 | Hamilton Sundstrand Corporation | Lookup table assisted pulse width modulation |
| AT515243A1 (de) * | 2013-12-19 | 2015-07-15 | Schneider Electric Power Drives Gmbh | Verfahren zur Ansteuerung parallel geschalteter Inverter |
| JP7096679B2 (ja) * | 2018-03-16 | 2022-07-06 | 日立Astemo株式会社 | モータ制御装置 |
| TWI775482B (zh) * | 2021-06-10 | 2022-08-21 | 茂達電子股份有限公司 | 馬達驅動控制系統 |
| CA3255333A1 (en) * | 2022-03-24 | 2023-09-28 | Tae Technologies, Inc. | COMMUNICATION SYSTEMS AND SYNCHRONIZATION TECHNIQUES FOR ENERGY STORAGE SYSTEMS |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099109A (en) * | 1976-10-01 | 1978-07-04 | Westinghouse Electric Corp. | Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system |
| JPS573582A (en) * | 1980-06-05 | 1982-01-09 | Toshiba Corp | Controller for inverter |
| JPS6014693A (ja) * | 1983-07-05 | 1985-01-25 | 松下電工株式会社 | 波付可撓管用継手 |
| JPH07108095B2 (ja) * | 1984-01-20 | 1995-11-15 | 株式会社日立製作所 | インバータ装置及びその制御方法 |
| JPH065989B2 (ja) * | 1984-01-23 | 1994-01-19 | 富士電機株式会社 | インバ−タのｐｗｍ信号発生装置 |
| JPS60174088A (ja) * | 1984-02-17 | 1985-09-07 | Fanuc Ltd | 交流電動機のデジタル制御方式 |
| JPS62118774A (ja) * | 1985-11-18 | 1987-05-30 | Toshiba Corp | インバ−タのパルス幅変調信号発生方式 |
| JPH07112360B2 (ja) * | 1986-07-25 | 1995-11-29 | 株式会社日立製作所 | Ｐｗｍインバ−タの制御方法および装置 |
| JPH0779551B2 (ja) * | 1987-03-20 | 1995-08-23 | 株式会社日立製作所 | インバ−タ制御装置 |
-
1987
- 1987-11-12 JP JP62284217A patent/JPH0681513B2/ja not_active Expired - Lifetime
-
1988
- 1988-11-08 US US07/268,567 patent/US4860186A/en not_active Expired - Fee Related
- 1988-11-11 DE DE88118835T patent/DE3881161T2/de not_active Expired - Fee Related
- 1988-11-11 EP EP88118835A patent/EP0316006B1/en not_active Expired - Lifetime
- 1988-11-12 CN CN88107833A patent/CN1010362B/zh not_active Expired
- 1988-11-12 KR KR1019880014880A patent/KR920004905B1/ko not_active Expired
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379126A (en) * | 1989-10-02 | 1995-01-03 | Canon Kabushiki Kaisha | Image processing method and apparatus having high tone quality |
| US5488487A (en) * | 1989-10-02 | 1996-01-30 | Canon Kabushiki Kaisha | Image forming apparatus, and modulating method therein |
| EP0760578A3 (en) * | 1989-10-02 | 1998-03-04 | Canon Kabushiki Kaisha | Image forming apparatus and modulating method therein |
| JP2010154735A (ja) * | 2008-11-28 | 2010-07-08 | Denso Corp | 回転機の制御装置及びその製造方法 |
| US8193743B2 (en) | 2008-11-28 | 2012-06-05 | Denso Corporation | Control device for electric rotating machine and method of controlling the machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0681513B2 (ja) | 1994-10-12 |
| DE3881161D1 (de) | 1993-06-24 |
| US4860186A (en) | 1989-08-22 |
| CN1033134A (zh) | 1989-05-24 |
| EP0316006A2 (en) | 1989-05-17 |
| EP0316006A3 (en) | 1989-12-06 |
| KR890009064A (ko) | 1989-07-15 |
| EP0316006B1 (en) | 1993-05-19 |
| KR920004905B1 (ko) | 1992-06-22 |
| DE3881161T2 (de) | 1993-10-21 |
| CN1010362B (zh) | 1990-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01129774A (ja) | Ｐｗｍ制御装置 | |
| US4727468A (en) | Digital PWM control circuit | |
| Bowes et al. | Simple microprocessor implementation of new regular-sampled harmonic elimination PWM techniques | |
| KR900000768B1 (ko) | 인버어터 구동제어 장치 | |
| JPH0614786B2 (ja) | Ｐｗｍ信号発生回路 | |
| JPH0634587B2 (ja) | 電圧形インバータ装置 | |
| JP3526407B2 (ja) | Ｐｗｍ回路 | |
| JP2672919B2 (ja) | 電力変換装置 | |
| JPH09182452A (ja) | ３レベルインバータ装置 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JPS6126316B2 (ja) | ||
| JPH0136733B2 (ja) | ||
| JP2710661B2 (ja) | Ｐｗｍインバータの制御装置 | |
| JPS6285678A (ja) | インバ−タ制御回路 | |
| JPH0559672B2 (ja) | ||
| JP2575633B2 (ja) | 多重化ｐｗｍインバ−タ | |
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JPS58133174A (ja) | パルス幅変調インバ−タの制御方法 | |
| JPS6389064A (ja) | パルス幅変調制御回路 | |
| JPS6268077A (ja) | Ｐｗｍ制御回路 | |
| JPS6118363A (ja) | インバ−タ装置のｐｗｍ制御回路 | |
| JPS6389065A (ja) | パルス幅変調制御回路 | |
| JPH0447553B2 (ja) | ||
| JPS6326629B2 (ja) |