JPH01134604A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH01134604A JPH01134604A JP62293652A JP29365287A JPH01134604A JP H01134604 A JPH01134604 A JP H01134604A JP 62293652 A JP62293652 A JP 62293652A JP 29365287 A JP29365287 A JP 29365287A JP H01134604 A JPH01134604 A JP H01134604A
- Authority
- JP
- Japan
- Prior art keywords
- input
- memory
- information
- section
- input unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、入力ユニット部の故障修理に際しても運転
を行なうことのできるプログラマブルコントローラに関
するものである。
を行なうことのできるプログラマブルコントローラに関
するものである。
第4図は従来のプログラマブルコントローラ(pc)の
回路構成ブロック図である。(1)は各メモリの読出し
、書込みなどを制御する中央処理装置(以下CPU)、
(2)は外部入力機器 (6)の状態を示す出力イメ
ージメモリ、(3)は外部出力機器(図示を省略)とP
Cを接続可能にする出カニニット、(4)はCP U
(1)での演算結果を一時的に格納する演算用メモリ、
(5)は上記CPU(1)の演算処理に必要なプログラ
ムを格納するシーケンスプログラムメモリ、(6)は上
記CPU(1)の演算動作に必要な動作状態などの外部
情報を検出する外部入力機器、(7) 、 (8)は外
部入力機器 (6)と入力イメージメモリ (9)を接
続し、上記外部入力機器 (6)からの情報をCP U
(1)に入力する入力ユニット、 (9)は上記入力
ユニット(7)。
回路構成ブロック図である。(1)は各メモリの読出し
、書込みなどを制御する中央処理装置(以下CPU)、
(2)は外部入力機器 (6)の状態を示す出力イメ
ージメモリ、(3)は外部出力機器(図示を省略)とP
Cを接続可能にする出カニニット、(4)はCP U
(1)での演算結果を一時的に格納する演算用メモリ、
(5)は上記CPU(1)の演算処理に必要なプログラ
ムを格納するシーケンスプログラムメモリ、(6)は上
記CPU(1)の演算動作に必要な動作状態などの外部
情報を検出する外部入力機器、(7) 、 (8)は外
部入力機器 (6)と入力イメージメモリ (9)を接
続し、上記外部入力機器 (6)からの情報をCP U
(1)に入力する入力ユニット、 (9)は上記入力
ユニット(7)。
(8)を介して入力された上記外部入力機器 (6)の
オン・オフ情報を一時的に格納する入力イメージメモリ
である。
オン・オフ情報を一時的に格納する入力イメージメモリ
である。
上記外部入力機器 (6)は、外部機器(図示を省略)
の動作状態等を検出するセンサ、スイッチ、押釦なとで
ある検出要素(八6)〜(H6)にて形成される。上記
入力ユニット (7)は上記検出要素(八6)〜(D6
)に対応して設けられるインターフェースとしての入力
要素(A7)〜(D7)にて形成され、また入力ユニッ
ト (8)は同様に入力要素(E8)〜(H8)にて形
成され、上記CP U (1)の信号レベルに変換する
ものである。入力イメージメモリ (9)は上記入力ユ
ニット (7)の入力要素(A7)〜(H8)に対応し
て設けられ、入力要素(八7)〜(H8)から入力され
る情報を専用のアドレスに格納する格納領域(A9)〜
(H9)にて形成される。
の動作状態等を検出するセンサ、スイッチ、押釦なとで
ある検出要素(八6)〜(H6)にて形成される。上記
入力ユニット (7)は上記検出要素(八6)〜(D6
)に対応して設けられるインターフェースとしての入力
要素(A7)〜(D7)にて形成され、また入力ユニッ
ト (8)は同様に入力要素(E8)〜(H8)にて形
成され、上記CP U (1)の信号レベルに変換する
ものである。入力イメージメモリ (9)は上記入力ユ
ニット (7)の入力要素(A7)〜(H8)に対応し
て設けられ、入力要素(八7)〜(H8)から入力され
る情報を専用のアドレスに格納する格納領域(A9)〜
(H9)にて形成される。
次に、上記構成に基づ〈従来PCの動作について説明す
る。なお、シーケンスプログラムメモリ(5)には第5
図に示すシーケンスプログラムが格納されているとする
。
る。なお、シーケンスプログラムメモリ(5)には第5
図に示すシーケンスプログラムが格納されているとする
。
まず、c p u (t) は、シーケンスプログラム
メモリ (5)の1番地に格納されているLD−A命令
を取出し、解読後に入力イメージメモリ (9)のA番
地より外部機器のオン・オフ情報を読出し、演算用メモ
リ(4)に読出した情報を格納する。これでシーケンス
プログラムメモリ (5)の1番地に格納されている命
令の処理を完了する。
メモリ (5)の1番地に格納されているLD−A命令
を取出し、解読後に入力イメージメモリ (9)のA番
地より外部機器のオン・オフ情報を読出し、演算用メモ
リ(4)に読出した情報を格納する。これでシーケンス
プログラムメモリ (5)の1番地に格納されている命
令の処理を完了する。
次いで、シーケンスプログラムメモリ (5)の2番地
に格納されてる0UT−J命令を取出し、解読後に演算
用メモリ(4)に格納されているオン・オフ情報を出力
イメージメモリ (2)の3番地に転送すると共に出カ
ニニット (3)にも転送する。これでシーケンスプロ
グラムメモリ (5)の2番地に格納されている命令の
処理を完了する。
に格納されてる0UT−J命令を取出し、解読後に演算
用メモリ(4)に格納されているオン・オフ情報を出力
イメージメモリ (2)の3番地に転送すると共に出カ
ニニット (3)にも転送する。これでシーケンスプロ
グラムメモリ (5)の2番地に格納されている命令の
処理を完了する。
次いで、シーケンスプログラムメモリ (5)の3番地
に格納されているEND−命令を取出して解読後にCP
U (1)は、シーケンスプログラムが最後であるこ
とを認識し、改めて、シーケンスプログラムメロモリ
(5)の1番地より再実行する。
に格納されているEND−命令を取出して解読後にCP
U (1)は、シーケンスプログラムが最後であるこ
とを認識し、改めて、シーケンスプログラムメロモリ
(5)の1番地より再実行する。
すなわち、第5図のシーケンスプログラムについてA接
点(A)の開閉状態を外部入力機器の検出要素(八6)
が検出し、この検出された情報を入力ユニット (7)
、入力イメージメモリ (9)を介してc p u (
1)に取込み、このCP U (1)でシーケンスプロ
グラムメモリ (5)のシーケンスプログラムによって
演算を行ない、この演算結果が出カニニット (3)か
らリレー(J)に対して動作命令として出力される。
点(A)の開閉状態を外部入力機器の検出要素(八6)
が検出し、この検出された情報を入力ユニット (7)
、入力イメージメモリ (9)を介してc p u (
1)に取込み、このCP U (1)でシーケンスプロ
グラムメモリ (5)のシーケンスプログラムによって
演算を行ない、この演算結果が出カニニット (3)か
らリレー(J)に対して動作命令として出力される。
上記入力イメージメモリ (9)は入力ユニット(7)
、 (8)を介して、外部入力機器 (6)とハード
ウェア的に接続されている。
、 (8)を介して、外部入力機器 (6)とハード
ウェア的に接続されている。
また、入力ユニット (7)又は (8)は1ユニツト
で複数個の外部入力機器 (6)を入力イメージメモリ
(9)に接続できる入力要素を有する構成になってい
る。
で複数個の外部入力機器 (6)を入力イメージメモリ
(9)に接続できる入力要素を有する構成になってい
る。
(発明が解決しようとする問題点)
従来のPCは、以上のように構成れているため、PCを
運転中に入力ユニットのある入力要素−点が故障した場
合、又は複数の入力ユニットの1つが故障した場合に、
入力ユニットを交換するためには運転状態で故障した入
力ユニットまたは故障した入力要素を、他の正常なもの
を動作させつつを交換するか又はPCの運転を停止させ
て電源を落して交換する等することにより、交換の際に
誤った入力情報が入力される不都合が生じ、故障してい
ない他の入力要素又は入力ユニットにまで影響を与えて
しまうなどの問題点があった。
運転中に入力ユニットのある入力要素−点が故障した場
合、又は複数の入力ユニットの1つが故障した場合に、
入力ユニットを交換するためには運転状態で故障した入
力ユニットまたは故障した入力要素を、他の正常なもの
を動作させつつを交換するか又はPCの運転を停止させ
て電源を落して交換する等することにより、交換の際に
誤った入力情報が入力される不都合が生じ、故障してい
ない他の入力要素又は入力ユニットにまで影響を与えて
しまうなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、PCの運転中に入力ユニットが故障した場合
に故障した入力ユニット又は一部の入力要素の入力情報
を固定し、pcの運転を停止させることなくまた入力ユ
ニットの修理中に誤情報の入力を阻止し、故障したユニ
ットを交換できるプログラマブルコントローラを得るこ
とを目的とする。
たもので、PCの運転中に入力ユニットが故障した場合
に故障した入力ユニット又は一部の入力要素の入力情報
を固定し、pcの運転を停止させることなくまた入力ユ
ニットの修理中に誤情報の入力を阻止し、故障したユニ
ットを交換できるプログラマブルコントローラを得るこ
とを目的とする。
この発明に係るプログラマブルコントローラは、外部入
力機器からの情報に基づいて演算処理を演算処理部にて
行ない、該演算処理部に外部入力機器からの情報が複数
の入力要素を複数有する入力ユニット部にて入力され、
該入力ユニット部の各入力要素に対応する第1のメモリ
と第2のメモリとを有する入力イメージメモリ部が設け
られ、上記入力ユニット部の正常時に入力ユニット部の
各入力要素から入力される情報を上記第1のメモリに格
納し、該第1のメモリの格納情報を上記入力ユニット部
の故障時に上記第2のメモリに転送して格納し、上記第
1及び第2のメモリの各出力信号の論理和条件を求めて
出力し、該入力イメージメモリ部の出力に基づいて上記
演算処理部が演算動作を行なう構成である。
力機器からの情報に基づいて演算処理を演算処理部にて
行ない、該演算処理部に外部入力機器からの情報が複数
の入力要素を複数有する入力ユニット部にて入力され、
該入力ユニット部の各入力要素に対応する第1のメモリ
と第2のメモリとを有する入力イメージメモリ部が設け
られ、上記入力ユニット部の正常時に入力ユニット部の
各入力要素から入力される情報を上記第1のメモリに格
納し、該第1のメモリの格納情報を上記入力ユニット部
の故障時に上記第2のメモリに転送して格納し、上記第
1及び第2のメモリの各出力信号の論理和条件を求めて
出力し、該入力イメージメモリ部の出力に基づいて上記
演算処理部が演算動作を行なう構成である。
〔作用)
この発明における入力イメージメモリ部は、演算処理部
が演算時に使用する入力情報を、入力ユニット部からの
情報と第2のメモリの情報との論理和条件をとって入力
することにより、入力ユニット部が修理のために外され
る前に演算処理部の制御で入力ユニット部からの情報を
第2のメモリに転送し、演算処理部の演算時に使用する
入力情報を保持し、プログラマブルコントローラ自体の
運転を停止させないようにする。
が演算時に使用する入力情報を、入力ユニット部からの
情報と第2のメモリの情報との論理和条件をとって入力
することにより、入力ユニット部が修理のために外され
る前に演算処理部の制御で入力ユニット部からの情報を
第2のメモリに転送し、演算処理部の演算時に使用する
入力情報を保持し、プログラマブルコントローラ自体の
運転を停止させないようにする。
以下、この発明の一実施例を第1図ないし第3図に基づ
いて説明する。この第1図は本実施例に係るPCの回路
構成ブロック図、第2図はユーザのCPUに対する命令
動作フローチャート、第3図はユーザの動作命令に対す
るCPUの動作フローチャートを示す。上記各図におい
て本実施例に係るPCは、外部入力機器 (6)からの
情報に基いて演算処理を行なうCP U (1)と、該
CPU(1)に外部入力機器 (6)からの情報を入力
する入力要素(^7)・・・(E8)・・・を複数有す
る入力ユニット(7) 、 (8)と、該入力ユニット
(7) 、 (8)の各入力要素(A7)・・・(E6
)・・・に対して設けられ、上記入力ユニット部(7)
、 (8)の正常時に入力ユニット(7)。
いて説明する。この第1図は本実施例に係るPCの回路
構成ブロック図、第2図はユーザのCPUに対する命令
動作フローチャート、第3図はユーザの動作命令に対す
るCPUの動作フローチャートを示す。上記各図におい
て本実施例に係るPCは、外部入力機器 (6)からの
情報に基いて演算処理を行なうCP U (1)と、該
CPU(1)に外部入力機器 (6)からの情報を入力
する入力要素(^7)・・・(E8)・・・を複数有す
る入力ユニット(7) 、 (8)と、該入力ユニット
(7) 、 (8)の各入力要素(A7)・・・(E6
)・・・に対して設けられ、上記入力ユニット部(7)
、 (8)の正常時に入力ユニット(7)。
(8)の各入力要素(A、)・・・(E8)・・・から
入力される情報を格納する第1のメモリ(Al21・・
・(E12)・・・及び該第1のメモリ(Al1)・・
・(E12)・・・の格納情報を上記入力ユニット(7
) 、 (8)の故障時に転送されて疑似入力データと
して格納する第2のメモリ(a)・・・(e)・・・を
有し、上記第1のメモリ(AI□)・・・(E12)・
・・及び第2のメモリ(a)・・・(e)・・・の各出
力信号の論理和条件を求めて出力する入力イメージメモ
リ(12)と、該入力イメージメモリ(12)と上記入
力ユニット(7) 、 (8) との間に接続され、
ユーザからの故障した入力ユニットの修理命令が入力さ
れた場合に、CP U (1)の演算動作に基づいて開
放され上記入力ユニットをCP U (1)側から切離
す入力情報スイッチ(10) 、 (11) とを備
え、該入力イメージメモリ(12)の出力に基づいて上
記CP U (1)が演算動作を行なう構成である。
入力される情報を格納する第1のメモリ(Al21・・
・(E12)・・・及び該第1のメモリ(Al1)・・
・(E12)・・・の格納情報を上記入力ユニット(7
) 、 (8)の故障時に転送されて疑似入力データと
して格納する第2のメモリ(a)・・・(e)・・・を
有し、上記第1のメモリ(AI□)・・・(E12)・
・・及び第2のメモリ(a)・・・(e)・・・の各出
力信号の論理和条件を求めて出力する入力イメージメモ
リ(12)と、該入力イメージメモリ(12)と上記入
力ユニット(7) 、 (8) との間に接続され、
ユーザからの故障した入力ユニットの修理命令が入力さ
れた場合に、CP U (1)の演算動作に基づいて開
放され上記入力ユニットをCP U (1)側から切離
す入力情報スイッチ(10) 、 (11) とを備
え、該入力イメージメモリ(12)の出力に基づいて上
記CP U (1)が演算動作を行なう構成である。
また本実施例に係るpcは、他の構成要素である出力イ
メージメモリ (2)、出カニニット (3)、演算用
メモリ(4)、シーケンスプログラムメモリ(5)につ
いては前記従来のPCと同様に構成され、同様に動作し
、この詳細な説明を省略する。
メージメモリ (2)、出カニニット (3)、演算用
メモリ(4)、シーケンスプログラムメモリ(5)につ
いては前記従来のPCと同様に構成され、同様に動作し
、この詳細な説明を省略する。
次に上記構成に基づく本実施例の動作について説明する
。シーケンスプログラムメモリ (5)には前記従来P
Cと同様に第5図に示すシーケンスプログラムが入力さ
れているものとする。
。シーケンスプログラムメモリ (5)には前記従来P
Cと同様に第5図に示すシーケンスプログラムが入力さ
れているものとする。
まず、外部入力機器 (6)の各構成要素(八〇)・・
・(E6)・・・より各々のデータが入力情報として入
力ユニット(7) 、 (8)を介して入力され、上記
入力ユニット(7) 、 (8)の正常時に投入状態に
ある入力情報スイッチ(10) 、 (11)により上
記入力ユニット(7) 、 (8)の内容が入力イメー
ジメモリ(12)の第1のメモリ(Al1)・・;(E
+2)・・・に−時的に格納され、この格納された入力
情報がc p U (1)に取込まれ、このc p U
(1)が入力情報に基づいて演算動作を行なう。
・(E6)・・・より各々のデータが入力情報として入
力ユニット(7) 、 (8)を介して入力され、上記
入力ユニット(7) 、 (8)の正常時に投入状態に
ある入力情報スイッチ(10) 、 (11)により上
記入力ユニット(7) 、 (8)の内容が入力イメー
ジメモリ(12)の第1のメモリ(Al1)・・;(E
+2)・・・に−時的に格納され、この格納された入力
情報がc p U (1)に取込まれ、このc p U
(1)が入力情報に基づいて演算動作を行なう。
上記入力ユニット(7) 、 (8)の各入力要素(A
7)・・・(E8)・・・かいずれも正常である場合に
は、これら各入力要素(A7)・・・(E6)・・・の
内容がそのまま入力イメージメモリ(12)の第1のメ
モリ(AI□)・・・(E12)・・・に格納され、ま
た第2のメモリ(a)・・・(e)・・・には未だ何も
格納されていなことから第1のメモリ(A12) ・・
・(E12)・・・と第2のメモリ(a) ・・・(e
)・・・どの各出力についての論理和条件は第1のメモ
リ(Al1)・・・(E12)・・・の内容が出力され
ることとなる。
7)・・・(E8)・・・かいずれも正常である場合に
は、これら各入力要素(A7)・・・(E6)・・・の
内容がそのまま入力イメージメモリ(12)の第1のメ
モリ(AI□)・・・(E12)・・・に格納され、ま
た第2のメモリ(a)・・・(e)・・・には未だ何も
格納されていなことから第1のメモリ(A12) ・・
・(E12)・・・と第2のメモリ(a) ・・・(e
)・・・どの各出力についての論理和条件は第1のメモ
リ(Al1)・・・(E12)・・・の内容が出力され
ることとなる。
他方、上記入力ユニット(7) 、 (8)の各入力要
素(A7)・・・(E8)・・・のうちいずれかが故障
し場合には、第2図に示す通りユーザがキーボード等の
入力手段(図示を省略)にてCP U (1)の内部メ
モリ(図示を省略)中の1番地に交換すべき故障した入
力ユニット番号(No)をセットし、これから入力ユニ
ットの交換を実行する動作命令を上記CPU(1)の内
部メモリのM番地をオン状態にセットする(ステップ1
)。また、CP U (1)は第3図に示す通りCP
U (1)の内部メモリを常時スキャニングしてM番地
がオフからオンに変化しているか否かを判断しくステッ
プ1−1)、オン状態となっていれば、1番地の入力番
号(NO)に従って入力イメージメモリ(12)にセッ
トし、入力情報スイッチ(10)又は(11)を開放状
態とする(ステップ1−2)。
素(A7)・・・(E8)・・・のうちいずれかが故障
し場合には、第2図に示す通りユーザがキーボード等の
入力手段(図示を省略)にてCP U (1)の内部メ
モリ(図示を省略)中の1番地に交換すべき故障した入
力ユニット番号(No)をセットし、これから入力ユニ
ットの交換を実行する動作命令を上記CPU(1)の内
部メモリのM番地をオン状態にセットする(ステップ1
)。また、CP U (1)は第3図に示す通りCP
U (1)の内部メモリを常時スキャニングしてM番地
がオフからオンに変化しているか否かを判断しくステッ
プ1−1)、オン状態となっていれば、1番地の入力番
号(NO)に従って入力イメージメモリ(12)にセッ
トし、入力情報スイッチ(10)又は(11)を開放状
態とする(ステップ1−2)。
上記入力イメージメモリ(12)のセットは、CPU(
1)が第1のメモリ(Al21・・・(E I 2)・
・・の内容を読み出し、この読み出した入力情報を第2
のメモリ(a)・・・(e)・・・に転送して格納し、
上記入力情報スイッチ(10)又は(11)が開放状態
とされるので転送された入力情報が固定されることとな
る。よって、第1のメモリ(Al1)・・・(E12)
・・・は格納されたデータがなく、また入力ユニット(
7) 、 (8) と接続される入力情報スイッチ(1
0)又は(11)が開放状態であることから入力イメー
ジメモリ(12)の論理和出力は第2のメモリ(a)・
・・(e)・・・の内容が入力情報としてc p U
(1) に入力されることとなる。このCP U (
1)は入力された入力情報でシーケンスプログラムメモ
リ (5)のシーケンスプログラムを実行する。即ち、
CP U (1)は入力ユニットを外されても入力イメ
ージメモリ(12)の第2のメモリ(a)・・・(e)
・・・に格納される疑似入力データを前の情報が残った
形でシーケンスプログラムを処理することとなる。
1)が第1のメモリ(Al21・・・(E I 2)・
・・の内容を読み出し、この読み出した入力情報を第2
のメモリ(a)・・・(e)・・・に転送して格納し、
上記入力情報スイッチ(10)又は(11)が開放状態
とされるので転送された入力情報が固定されることとな
る。よって、第1のメモリ(Al1)・・・(E12)
・・・は格納されたデータがなく、また入力ユニット(
7) 、 (8) と接続される入力情報スイッチ(1
0)又は(11)が開放状態であることから入力イメー
ジメモリ(12)の論理和出力は第2のメモリ(a)・
・・(e)・・・の内容が入力情報としてc p U
(1) に入力されることとなる。このCP U (
1)は入力された入力情報でシーケンスプログラムメモ
リ (5)のシーケンスプログラムを実行する。即ち、
CP U (1)は入力ユニットを外されても入力イメ
ージメモリ(12)の第2のメモリ(a)・・・(e)
・・・に格納される疑似入力データを前の情報が残った
形でシーケンスプログラムを処理することとなる。
またc p u (t)は内部メモリのM番地がオフ−
オン状態に変化していない場合に、オン−オフ状態に変
化したか否かを判断する(ステップ1−3)。
オン状態に変化していない場合に、オン−オフ状態に変
化したか否かを判断する(ステップ1−3)。
ここで、ユーザが入力ユニットを交換しくステップ2)
、内部メモリのM番地をオフ状態とすると共に1番地の
内容をクリアしたとすると(ステップ3)、上記(ステ
ップ1−3)の判定後にCPU(1)が入力情報スイッ
チ(10)又は(11)を没入状態とする(ステップ1
−4)。上記(ステップ1−3)の判断でM番地がオン
状態の場合には再度(ステップ1−1)にもどることと
なる。
、内部メモリのM番地をオフ状態とすると共に1番地の
内容をクリアしたとすると(ステップ3)、上記(ステ
ップ1−3)の判定後にCPU(1)が入力情報スイッ
チ(10)又は(11)を没入状態とする(ステップ1
−4)。上記(ステップ1−3)の判断でM番地がオン
状態の場合には再度(ステップ1−1)にもどることと
なる。
なお、上記実施例においては入力情報スイッチをCP
U (1)の演算動作に基いて開放、投入の制御を行な
う構成としたが、演算処理部の内部メモリにおける特定
フラグのオン・オフ状態により開放、投入の動作を行な
うこともできる。
U (1)の演算動作に基いて開放、投入の制御を行な
う構成としたが、演算処理部の内部メモリにおける特定
フラグのオン・オフ状態により開放、投入の動作を行な
うこともできる。
〔発明の効果〕
以上のようにこの発明によれば、入力情報を入力ユニッ
トを介しての情報と入力ユニット故障時の情報である疑
似入力データとの論理和条件を求めるように構成したの
で、入力情報が固定でき、故障した入力ユニットを外し
てもPCを停止させることなく継続運転ができる効果が
ある。
トを介しての情報と入力ユニット故障時の情報である疑
似入力データとの論理和条件を求めるように構成したの
で、入力情報が固定でき、故障した入力ユニットを外し
てもPCを停止させることなく継続運転ができる効果が
ある。
第1図はこの発明の一実施例によるプログラマブルコン
トローラの回路構成ブロック図、第2図はユーザのCP
Uに対する動作フローチャート、第3図はCPUの動作
フローチャート、第4図は従来のPCの回路構成ブロッ
ク図、第5図はシーケンスプログラムの回路図である。 (1)はCPU (中央処理装置)、 (2)は出力イメージメモリ、 (3)は出カニニット、(4)は演算用メモリ、(5)
はシーケンスプログラムメモリ、(6)は外部入力機器
、 (7) 、 (8)は入力ユニット、 (9)は従来の入力イメージメモリ、 (10) 、 (11)は入力情報スイッチ、(12)
は入力イメージメモリ、 (八12)・・・(EI2)・・・は第1のメモリ、(
a)・・・(e)・・・は第2のメモリ。 なお′、各図中、同一符号は同−又は相当部分を示す。
トローラの回路構成ブロック図、第2図はユーザのCP
Uに対する動作フローチャート、第3図はCPUの動作
フローチャート、第4図は従来のPCの回路構成ブロッ
ク図、第5図はシーケンスプログラムの回路図である。 (1)はCPU (中央処理装置)、 (2)は出力イメージメモリ、 (3)は出カニニット、(4)は演算用メモリ、(5)
はシーケンスプログラムメモリ、(6)は外部入力機器
、 (7) 、 (8)は入力ユニット、 (9)は従来の入力イメージメモリ、 (10) 、 (11)は入力情報スイッチ、(12)
は入力イメージメモリ、 (八12)・・・(EI2)・・・は第1のメモリ、(
a)・・・(e)・・・は第2のメモリ。 なお′、各図中、同一符号は同−又は相当部分を示す。
Claims (3)
- (1)外部機器からの情報に基づいて演算処理を行なう
演算処理部と、該演算処理部に外部機器からの情報を入
力するインターフェースとしての入力要素を複数有する
入力ユニット部と、該入力ユニット部の各入力要素に対
応して設けられ、上記入力ユニット部の正常時に入力ユ
ニット部の各入力要素から入力される情報を格納する第
1のメモリ及び該第1のメモリの格納情報を上記入力ユ
ニット部の故障時に転送されて格納する第2のメモリを
有し、上記第1及び第2のメモリの各出力信号の論理和
条件を求めて出力する入力イメージメモリ部とを備え、
該入力イメージメモリ部の出力に基づいて上記演算処理
部が演算動作を行なう構成としたことを特徴とするプロ
グラマブルコントローラ。 - (2)上記入力ユニット部は、故障時に入力イメージメ
モリ部への入力情報の送出を阻止する入力情報スイッチ
を有することを特徴とする特許請求の範囲第1項に記載
のプログラマブルコントローラ。 - (3)上記入力情報スイッチは、演算処理部の内部メモ
リにおける特定フラグのオン・オフ状態により開放、投
入動作を行なうことを特徴とする特許請求の範囲第2項
に記載のプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293652A JP2575424B2 (ja) | 1987-11-20 | 1987-11-20 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293652A JP2575424B2 (ja) | 1987-11-20 | 1987-11-20 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01134604A true JPH01134604A (ja) | 1989-05-26 |
| JP2575424B2 JP2575424B2 (ja) | 1997-01-22 |
Family
ID=17797486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62293652A Expired - Lifetime JP2575424B2 (ja) | 1987-11-20 | 1987-11-20 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575424B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852702A (ja) * | 1981-09-25 | 1983-03-29 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
| JPS59133603A (ja) * | 1983-01-20 | 1984-08-01 | Omron Tateisi Electronics Co | プログラマブルコントロ−ラ |
| JPS6093502A (ja) * | 1983-10-26 | 1985-05-25 | Mitsubishi Electric Corp | デイジタル制御装置の出力保持方式 |
| JPS61188602A (ja) * | 1985-02-16 | 1986-08-22 | Omron Tateisi Electronics Co | 入出力バスの監視回路 |
-
1987
- 1987-11-20 JP JP62293652A patent/JP2575424B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852702A (ja) * | 1981-09-25 | 1983-03-29 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
| JPS59133603A (ja) * | 1983-01-20 | 1984-08-01 | Omron Tateisi Electronics Co | プログラマブルコントロ−ラ |
| JPS6093502A (ja) * | 1983-10-26 | 1985-05-25 | Mitsubishi Electric Corp | デイジタル制御装置の出力保持方式 |
| JPS61188602A (ja) * | 1985-02-16 | 1986-08-22 | Omron Tateisi Electronics Co | 入出力バスの監視回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2575424B2 (ja) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6159531A (ja) | マイクロプログラムロ−ド装置 | |
| JPH01134604A (ja) | プログラマブルコントローラ | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPS641809B2 (ja) | ||
| JPS6160143A (ja) | マイクロプログラム制御装置の故障診断方式 | |
| JPH0365740A (ja) | プログラム起動頻度表示回路 | |
| JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
| JPS61267141A (ja) | マイクロプログラムのアドレス検出装置 | |
| JPS5914061A (ja) | メモリバンク切換回路 | |
| JPH03225545A (ja) | 情報処理装置 | |
| JPS5916057A (ja) | マイクロコンピユ−タ | |
| JPH04243435A (ja) | トレース回路 | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| JPS6332642A (ja) | 情報処理装置 | |
| JPS61118844A (ja) | マイクロコンピユ−タ装置 | |
| JPH0223436A (ja) | ダンプ起動方式 | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPH0512175A (ja) | 周辺制御装置 | |
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JPS6378233A (ja) | マイクロプログラム制御装置 | |
| JPH01136258A (ja) | 情報処理装置のメモリ制御方式 | |
| JPH0520205A (ja) | メモリエラーアドレスの検出回路 | |
| JPH01283635A (ja) | バッファ制御回路 | |
| JPH03251934A (ja) | コンピュータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |