JPH01136363A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01136363A JPH01136363A JP62295510A JP29551087A JPH01136363A JP H01136363 A JPH01136363 A JP H01136363A JP 62295510 A JP62295510 A JP 62295510A JP 29551087 A JP29551087 A JP 29551087A JP H01136363 A JPH01136363 A JP H01136363A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- oxide film
- ions
- implanted
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、素子分離を行なった後にウェルの形成を行
なう半導体装置の製造方法に関するものである。
なう半導体装置の製造方法に関するものである。
第２図は従来の半導体装置の製造工程を示し九断面図で
ある０図において（１）はシリコン基板、（２）は窒化
膜、（３）は酸化膜、（４）はポロ：フイオン、（６）
はしシスト、（６）はリンイオン、（７）はＮ−拡散領
域、（８）はＰ−拡散領域、（９）は戸拡欣領域である
。まず、熱酸化法によりシリコし基板ｆｌｌ上に酸化膜
（３）を形成し、この酸化膜（３）上にＣＶＤ（Ｃｂｅ
ｍｉ ｏａｌ Ｖａｐｏｒ Ｄｅｐｏｓ １ｔｉｏｎ）
法によプ窒化膜（２）を形成した後、レジスト（６）を
マスクにしてエツチコク法によシ選択的に窒化膜（２）
を形成する。そして、上記レジスト（５）及び窒化膜（
２）をマスクにしてｆｇｏンイオン（４）の注入を行な
い（第２図（亀））、上記レジスト（５）の除去を行な
つた後、熱酸化法によシ酸化を行なう（第２図（ｂ））
。次いで、上記窒化＄１２）をエツチコク法によシ除去
した後、上記酸化膜（３）をマスクにしてリンイオン（
６）の注入を行なう（第２図（５） ） 、続いて熱拡
散法によシボ０ンイオン（４）及びリンイオン（６）を
深く、例えば、・５μｍ位まで拡散させＮ−拡散領域（
７）及びＰ−拡散領域（８）を形成した後、エツチシタ
法によりシリコン基板Ｔｌ）の表面上に形成されている
酸化膜（３）を除去する（第２図ｃｄ））。続いて、第
２図（峠と同様に酸化膜（３）及び窒化膜（２）を形成
し念後、レジストｆｌｉ＋を形成し、素子分離機能強化
の九めのポロン４才ン（４）を注入する（第２図（ｅ）
）。さらに上記レジスト（６）を除去した後、熱酸化法
及び熱拡散法によシ酸化膜（３）及びＰ＋拡散領域（９
）を形成しく第２図（０）、最後にエツチツク法によ〕
窒化膜（２）の除去を行なう（第２図（ｇ））。
ある０図において（１）はシリコン基板、（２）は窒化
膜、（３）は酸化膜、（４）はポロ：フイオン、（６）
はしシスト、（６）はリンイオン、（７）はＮ−拡散領
域、（８）はＰ−拡散領域、（９）は戸拡欣領域である
。まず、熱酸化法によりシリコし基板ｆｌｌ上に酸化膜
（３）を形成し、この酸化膜（３）上にＣＶＤ（Ｃｂｅ
ｍｉ ｏａｌ Ｖａｐｏｒ Ｄｅｐｏｓ １ｔｉｏｎ）
法によプ窒化膜（２）を形成した後、レジスト（６）を
マスクにしてエツチコク法によシ選択的に窒化膜（２）
を形成する。そして、上記レジスト（５）及び窒化膜（
２）をマスクにしてｆｇｏンイオン（４）の注入を行な
い（第２図（亀））、上記レジスト（５）の除去を行な
つた後、熱酸化法によシ酸化を行なう（第２図（ｂ））
。次いで、上記窒化＄１２）をエツチコク法によシ除去
した後、上記酸化膜（３）をマスクにしてリンイオン（
６）の注入を行なう（第２図（５） ） 、続いて熱拡
散法によシボ０ンイオン（４）及びリンイオン（６）を
深く、例えば、・５μｍ位まで拡散させＮ−拡散領域（
７）及びＰ−拡散領域（８）を形成した後、エツチシタ
法によりシリコン基板Ｔｌ）の表面上に形成されている
酸化膜（３）を除去する（第２図ｃｄ））。続いて、第
２図（峠と同様に酸化膜（３）及び窒化膜（２）を形成
し念後、レジストｆｌｉ＋を形成し、素子分離機能強化
の九めのポロン４才ン（４）を注入する（第２図（ｅ）
）。さらに上記レジスト（６）を除去した後、熱酸化法
及び熱拡散法によシ酸化膜（３）及びＰ＋拡散領域（９
）を形成しく第２図（０）、最後にエツチツク法によ〕
窒化膜（２）の除去を行なう（第２図（ｇ））。
従来は１以上の様に、ウェル形成後に素子分離用の酸化
膜形成を行なってい念。
膜形成を行なってい念。
従来の半導体装置の製造方法では、Ｐｏｂ 、Ｎｏｈと
で段差が生じていｅ＋め、後のゲート写真製版時のレジ
スト膜厚が不均一となシ、Ｐｏｈ 、Ｗｅｂでゲート仕
上り寸法に差が生じるという問題点があった。
で段差が生じていｅ＋め、後のゲート写真製版時のレジ
スト膜厚が不均一となシ、Ｐｏｈ 、Ｗｅｂでゲート仕
上り寸法に差が生じるという問題点があった。
この発明は上記のような問題点を解消する九めになされ
念もので、 Ｐｏｂ 、Ｎｏｈのゲート寸法を均一に仕
上げることのできる半導体装置の製造方法を得ることを
目的とする。
念もので、 Ｐｏｂ 、Ｎｏｈのゲート寸法を均一に仕
上げることのできる半導体装置の製造方法を得ることを
目的とする。
この発明に係る半導体装置の製造方法は、ウェル形成の
後に素子分離を行ない、Ｐｏｂ側、Ｎａｂ側の段差を無
くし光ものである。
後に素子分離を行ない、Ｐｏｂ側、Ｎａｂ側の段差を無
くし光ものである。
この発明においてはウェル形６成の後に素子分離を行な
つたので、 Ｐａｂ’、Ｎｏｈで段差が生じなくなり、
ゲート写真製版時のレジスト膜厚が均一となシＰａｂ
。
つたので、 Ｐａｂ’、Ｎｏｈで段差が生じなくなり、
ゲート写真製版時のレジスト膜厚が均一となシＰａｂ
。
Ｎ（Ｉｌｌのゲート寸法を均一に仕上げることができる
。
。
以下、本発明の実施例を図について説明する。
第１図はこの発明の一実施例による製造方法を工程順に
示す断面図である。図において（１）はシリコン基板、
（２）は窒化膜、（３）は酸化膜、（４）はボロンイオ
ン、（６）はレジスト、（６）はリンイオン、（７）は
Ｎ−拡散領域、（８）はＰ−拡散領域、（９）は戸拡散
領域である。
示す断面図である。図において（１）はシリコン基板、
（２）は窒化膜、（３）は酸化膜、（４）はボロンイオ
ン、（６）はレジスト、（６）はリンイオン、（７）は
Ｎ−拡散領域、（８）はＰ−拡散領域、（９）は戸拡散
領域である。
次に製造方法について説明する。まず、熱酸化法によシ
リコン基板＋１）上に酸化膜（３）を形成し、この酸化
膜（３）上にＣＶＤ法で窒化膜（２）を形成し念後、レ
ジスト（５）をマスクにしてエツチツク法によル選択的
に窒化膜（２）を形成する（第１図（ａ））。そして上
記レジスト（６）を除去し念後、熱酸化法によシ素子分
離用の酸化膜（３）を形成する（第１図（ｂ））。次い
で上記窒化膜（２）を除去し九後、ウェル受面にボロン
イオン（４〕の注入を行なう（第１図（Ｃ））。続いて
酸化膜（３）上にレジスト＋５１を選択的に形成した後
、このレジスト（５）をマスクにして先に注入されたボ
ロンイオンを打ち消し、且つこの領域がＮ−になる様に
リンイオン（６）の注入を行ない（第１図（ｄ） ）
。
リコン基板＋１）上に酸化膜（３）を形成し、この酸化
膜（３）上にＣＶＤ法で窒化膜（２）を形成し念後、レ
ジスト（５）をマスクにしてエツチツク法によル選択的
に窒化膜（２）を形成する（第１図（ａ））。そして上
記レジスト（６）を除去し念後、熱酸化法によシ素子分
離用の酸化膜（３）を形成する（第１図（ｂ））。次い
で上記窒化膜（２）を除去し九後、ウェル受面にボロン
イオン（４〕の注入を行なう（第１図（Ｃ））。続いて
酸化膜（３）上にレジスト＋５１を選択的に形成した後
、このレジスト（５）をマスクにして先に注入されたボ
ロンイオンを打ち消し、且つこの領域がＮ−になる様に
リンイオン（６）の注入を行ない（第１図（ｄ） ）
。
上記レジスト（５）を除去した後％熱拡散法によりポロ
ン４才：／（４）及びリンイオン（３）を拡散させＰ″
″拡散領域（８）及びＮ−拡散領域（７）を形成する（
第１図（・））。
ン４才：／（４）及びリンイオン（３）を拡散させＰ″
″拡散領域（８）及びＮ−拡散領域（７）を形成する（
第１図（・））。
続いて、酸化膜（３）の表面にレジスト＋６１を選択的
にパターニングし、素子分離用の酸化膜を突きぬける程
度の加速電圧でポロシイオン（４）の注入を行なう（第
１図（ｆ） ） 、最後にレジスト（！Ｉ）の除去を行
ない熱拡散法によシ上記ポ０ンイオ：７（４）を拡散さ
せ、素子分離機能強化の戸拡散領域（９）を形成する。
にパターニングし、素子分離用の酸化膜を突きぬける程
度の加速電圧でポロシイオン（４）の注入を行なう（第
１図（ｆ） ） 、最後にレジスト（！Ｉ）の除去を行
ない熱拡散法によシ上記ポ０ンイオ：７（４）を拡散さ
せ、素子分離機能強化の戸拡散領域（９）を形成する。
上記実施例では、Ｎ−ｗ＠ｌｌ 、Ｐ−ｗｓｌｌのＴｗ
ｉｎＷ＠ｌｌの場合について説明したが、Ｎ−ｗ・■或
は、Ｐ −Ｗ＠１１だけの８ｉｎｇｌ・ｙ＠ｌｌの場合
であってもよく、上記実施例と同様の効果を奏する。
ｉｎＷ＠ｌｌの場合について説明したが、Ｎ−ｗ・■或
は、Ｐ −Ｗ＠１１だけの８ｉｎｇｌ・ｙ＠ｌｌの場合
であってもよく、上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように、この発明によれば、素子分離を行なった
後にウェルを形成し九ので％Ｐ１１ｂ、Ｎｅｈで段差が
生じなくなシ、後のゲート写Ｘ製版時のレジスト膜厚が
均一とな）、ゲート寸法をＰｏｈ、Ｎａｂとで均一に仕
上げることができ、且つ、窒化膜バターニング、酸化等
の工程を省略でき、工程を短縮できる効果がある。
後にウェルを形成し九ので％Ｐ１１ｂ、Ｎｅｈで段差が
生じなくなシ、後のゲート写Ｘ製版時のレジスト膜厚が
均一とな）、ゲート寸法をＰｏｈ、Ｎａｂとで均一に仕
上げることができ、且つ、窒化膜バターニング、酸化等
の工程を省略でき、工程を短縮できる効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法を工程順に示す断面図、第２図は従来の製造方法を工
程順に示す断面図である。図において、ｔｌ）はシリコ
ン基′板、＋２１は窒化膜、＋３１ Ｖｉ酸化膜、（４
）はボロンイオン、（６）はレジスト、（６１はリンイ
オン、（７）はＮ−″拡散領域、（８）はＰ−拡＃に領
域、（９）は戸拡故領域である。 なお図中同一符号は同−又は相当部分を示す。
法を工程順に示す断面図、第２図は従来の製造方法を工
程順に示す断面図である。図において、ｔｌ）はシリコ
ン基′板、＋２１は窒化膜、＋３１ Ｖｉ酸化膜、（４
）はボロンイオン、（６）はレジスト、（６１はリンイ
オン、（７）はＮ−″拡散領域、（８）はＰ−拡＃に領
域、（９）は戸拡故領域である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- ＭＯＳ−ＦＥＴの形成において、窒化膜をマスクにし
て選択的に酸化膜を形成（ＬＯＣＯＳ（ＬＯＣａＯｘｄ
ａｔｉｏｎｏｆＳｉｌｉｏｏｎ）法）して素子分離を行
なつた後に、不純物を注入し熱処理を行ないウェルを形
成し、次いで、不純物を注入しチャネルカットを行なつ
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295510A JPH01136363A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295510A JPH01136363A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01136363A true JPH01136363A (ja) | 1989-05-29 |
Family
ID=17821548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295510A Pending JPH01136363A (ja) | 1987-11-24 | 1987-11-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01136363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11270953A (ja) * | 1999-02-02 | 1999-10-05 | Matsushita Refrig Co Ltd | ダンパ―装置 |
-
1987
- 1987-11-24 JP JP62295510A patent/JPH01136363A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11270953A (ja) * | 1999-02-02 | 1999-10-05 | Matsushita Refrig Co Ltd | ダンパ―装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01136363A (ja) | 半導体装置の製造方法 | |
| JPS61141151A (ja) | Ｃｍｏｓ回路の能動領域間を分離する絶縁層の形成方法と製造方法 | |
| CN100501972C (zh) | 形成半导体器件的方法和半导体器件 | |
| US5434099A (en) | Method of manufacturing field isolation for complimentary type devices | |
| JPH0369160A (ja) | 半導体装置及びその製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JPH03268355A (ja) | 半導体装置の製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPS5817656A (ja) | 半導体装置の製造方法 | |
| JP4171122B2 (ja) | 半導体素子のツインウエル形成方法 | |
| JPS6324635A (ja) | 半導体装置の製造方法 | |
| JPH0832058A (ja) | 半導体装置の製造方法 | |
| JPH0369136A (ja) | 素子分離領域の製造方法 | |
| JPS6370457A (ja) | 半導体装置の製造方法 | |
| JPS5852878A (ja) | 半導体装置の製造法 | |
| JPH05175441A (ja) | 半導体装置，およびその製造方法 | |
| JPS63252448A (ja) | 半導体装置の製造方法 | |
| JPS62118561A (ja) | 半導体装置の製造方法 | |
| JPS63153862A (ja) | 半導体装置の製造方法 | |
| JPS62296456A (ja) | 半導体装置の製造方法 | |
| JPH07101676B2 (ja) | 半導体素子の製造方法 | |
| JPS6379329A (ja) | 半導体装置の製造方法 | |
| JPS61148832A (ja) | 半導体装置の製造方法 | |
| JPS6255957A (ja) | 半導体装置の製造方法 | |
| JPS62106620A (ja) | 半導体装置の製造方法 |