JPH01161447A - エラー検出報告回路 - Google Patents
エラー検出報告回路Info
- Publication number
- JPH01161447A JPH01161447A JP62320342A JP32034287A JPH01161447A JP H01161447 A JPH01161447 A JP H01161447A JP 62320342 A JP62320342 A JP 62320342A JP 32034287 A JP32034287 A JP 32034287A JP H01161447 A JPH01161447 A JP H01161447A
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- signal
- shift
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 83
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 230000001629 suppression Effects 0.000 claims description 26
- 230000002401 inhibitory effect Effects 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000035606 childbirth Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産忘−にの利用分野〕
本発明は、エラー検出報告回路に関し、)、+1にエラ
ーを検出したときエラー検出イJζ号を出力するエラー
検出回路と、シフト/ロード明換イハ吋か第1の論理レ
ベルのときには、第1のビットに伝達されているエラー
検出信号が該ビットに書込まれ、シフト/ロード切換信
号が第2の論理レベルのときにはシフト動作をするシリ
アル人力、シリアル出力シフトレジスタをそれぞれ備え
た複数の単位回路を有し、首記複数の単位回路のシフト
レジスタはシフト/ロード切換信号が第2の論理レベル
のとき従続に接続されて全シフトパスを構成し、全シフ
トパスは、各単位回路のシフトレジスタに書込まれたエ
ラー検出信号の内容をシフト動作で転送して最終段単位
回路のシフトレジスタのシリアル出力端から出力するエ
ラー処理回路と、エラー処理回路の出力を人力して保持
するレジスタと、シフト/ロード切換信号を生成して出
力する制御回路を有するエラー検出報告回路に関する。
ーを検出したときエラー検出イJζ号を出力するエラー
検出回路と、シフト/ロード明換イハ吋か第1の論理レ
ベルのときには、第1のビットに伝達されているエラー
検出信号が該ビットに書込まれ、シフト/ロード切換信
号が第2の論理レベルのときにはシフト動作をするシリ
アル人力、シリアル出力シフトレジスタをそれぞれ備え
た複数の単位回路を有し、首記複数の単位回路のシフト
レジスタはシフト/ロード切換信号が第2の論理レベル
のとき従続に接続されて全シフトパスを構成し、全シフ
トパスは、各単位回路のシフトレジスタに書込まれたエ
ラー検出信号の内容をシフト動作で転送して最終段単位
回路のシフトレジスタのシリアル出力端から出力するエ
ラー処理回路と、エラー処理回路の出力を人力して保持
するレジスタと、シフト/ロード切換信号を生成して出
力する制御回路を有するエラー検出報告回路に関する。
第3図および第4図はそれぞれ従来のエラー検出報告単
位回路およびエラー検出報告回路の一例を示すブロック
図である。
位回路およびエラー検出報告回路の一例を示すブロック
図である。
エラー検出報告回路はn個のエラー検出報告単位回路(
以下、単位回路と記す)40゜、 40. 。
以下、単位回路と記す)40゜、 40. 。
・・・+ ”71−1が縦続に接続されたエラー処理回
路1八と制御回路2によって構成されている。
路1八と制御回路2によって構成されている。
それぞれの単位回路40) (k=o、1. ・・・、
n−1)はエラー検出回路3に+シフトパス7に、出力
選択回路8におよびエラー検出通知信号線36kによっ
て構成されている。シフトパス7には、フリップフロッ
プIlkおよび12kが縦続接続された2ビツトシリア
ル人力、シリアル出力のシフトレジスタで、シフト/ロ
ード切換信号(以下、モード信号と記す)SNが“0”
(エラー検出モード)のときにはエラー検出回路3k
が出力したエラー検出信号35kがフリップフロップ1
2にのプリセット端子に印加され、エラーが検出された
ことが記憶される。したがって、フリップフロップ12
にはエラーが検出されたことを記憶するビットである。
n−1)はエラー検出回路3に+シフトパス7に、出力
選択回路8におよびエラー検出通知信号線36kによっ
て構成されている。シフトパス7には、フリップフロッ
プIlkおよび12kが縦続接続された2ビツトシリア
ル人力、シリアル出力のシフトレジスタで、シフト/ロ
ード切換信号(以下、モード信号と記す)SNが“0”
(エラー検出モード)のときにはエラー検出回路3k
が出力したエラー検出信号35kがフリップフロップ1
2にのプリセット端子に印加され、エラーが検出された
ことが記憶される。したがって、フリップフロップ12
にはエラーが検出されたことを記憶するビットである。
また、モード信号SMが“1” (シフトモード)のと
きにはシリアル入力信号38におよびフリップフロップ
12kに記憶されているエラー検出信号35にの内容を
クロックパルスSCL毎にシフトしてシリアルに出力す
る。出力選択回路8にはゲート回路23に、 24に、
25に、 26におよび27にで構成されている。ゲ
ート回路23にはモード信号SRを入力し、モード信号
SNおよびその反転信号30kを出力する。ゲート回路
24k 、 25には、それぞれ反転信号30にとエラ
ー検出信号35に0反転化号30にとエラー検出通知イ
8号36kを人力し、それらの論理積の反転を出力する
。したがって、エラー検出モードのとき、ゲート回路2
4におよび25にはいずわも開いてそれぞれエラー検出
信号35におよびエラー検出通知信号36にの反転信号
を出力し、シフトモードのときには、ゲート回路24に
および25にはいずれも閉じて“1°”を出力する。ゲ
ート回路26にはモード信号SMとシフトパス7にのシ
リアル出力39.を入力し、それらの論理積の反転を出
力する。したがって、シフトモードではゲート回路26
には開いてシフトパス7にのシリアル出力39にの反転
信号を出力し、エラー検出モードではゲート回路26に
は閉じて“1”を出力する。その結果、ゲート回路27
.はモード信号SMを選択信号としてシフトモードでは
シフトパス7にのシリアル出力39kを、エラー検出モ
ードではエラー検出信号35にとエラー検出通知信号3
6にとの論理和を出力信号S。kとして出力する。した
がって、エラー処理回路IAは、シフトモードでは2n
ビットシリアル人力、シリアル出力のシフトレジスタを
構成し、エラー検出モードでは、各単位回路401のエ
ラー検出通知信号36にとエラー検出信号35にの論理
和が次段の単位回路40k。!のエラー検出通知信号3
6に、、になる直列回路を構成している。
きにはシリアル入力信号38におよびフリップフロップ
12kに記憶されているエラー検出信号35にの内容を
クロックパルスSCL毎にシフトしてシリアルに出力す
る。出力選択回路8にはゲート回路23に、 24に、
25に、 26におよび27にで構成されている。ゲ
ート回路23にはモード信号SRを入力し、モード信号
SNおよびその反転信号30kを出力する。ゲート回路
24k 、 25には、それぞれ反転信号30にとエラ
ー検出信号35に0反転化号30にとエラー検出通知イ
8号36kを人力し、それらの論理積の反転を出力する
。したがって、エラー検出モードのとき、ゲート回路2
4におよび25にはいずわも開いてそれぞれエラー検出
信号35におよびエラー検出通知信号36にの反転信号
を出力し、シフトモードのときには、ゲート回路24に
および25にはいずれも閉じて“1°”を出力する。ゲ
ート回路26にはモード信号SMとシフトパス7にのシ
リアル出力39.を入力し、それらの論理積の反転を出
力する。したがって、シフトモードではゲート回路26
には開いてシフトパス7にのシリアル出力39にの反転
信号を出力し、エラー検出モードではゲート回路26に
は閉じて“1”を出力する。その結果、ゲート回路27
.はモード信号SMを選択信号としてシフトモードでは
シフトパス7にのシリアル出力39kを、エラー検出モ
ードではエラー検出信号35にとエラー検出通知信号3
6にとの論理和を出力信号S。kとして出力する。した
がって、エラー処理回路IAは、シフトモードでは2n
ビットシリアル人力、シリアル出力のシフトレジスタを
構成し、エラー検出モードでは、各単位回路401のエ
ラー検出通知信号36にとエラー検出信号35にの論理
和が次段の単位回路40k。!のエラー検出通知信号3
6に、、になる直列回路を構成している。
制御回路2は、シフトデータ保持レジスタ14゜診断制
御回路15.エラー処理記憶回路16.ゲート回路20
および21から成っている。診断制御回路15はモード
信号Ssを生成し出力する。ゲート回路20および21
はいずれも診断制御回路15が出力したモード信号SM
を入力し、ゲート回路21はモード信号SMで開閉制御
され、ゲート回路20はモード信号SMおよびその反転
信号33を出力する。ゲート回路20から出力されたモ
ード信号SMは各単位回路40kに人力され、その反転
信号33はエラー処理記憶回路16のゲート22を開閉
制御する。シフトデータ保持レジスタ14は、シフトモ
ード時にエラー処理回路Iへの出力信号S0 (単位回
路4011−1の出力信号5on−+)を入力してパラ
レル信号に変換して保持し、また、保持データをゲート
回路21を経て人力信号S!としてエラー処理回路IA
へ出力する。エラー処理記憶回路16はゲート回路22
とフリップフロップ17で構成され、フリップフロップ
17はエラー検出モード時には、ゲート回路22を経て
エラー処理回路1への出力43号Soを受けとるとプリ
セットされ、単位回路40゜〜’1011−1のいずれ
かでエラーか検出されたことを示す情報を保持する。な
お、エラー検出モードではシフトデータ保持レジスタ1
4はデータをとり込まない。
御回路15.エラー処理記憶回路16.ゲート回路20
および21から成っている。診断制御回路15はモード
信号Ssを生成し出力する。ゲート回路20および21
はいずれも診断制御回路15が出力したモード信号SM
を入力し、ゲート回路21はモード信号SMで開閉制御
され、ゲート回路20はモード信号SMおよびその反転
信号33を出力する。ゲート回路20から出力されたモ
ード信号SMは各単位回路40kに人力され、その反転
信号33はエラー処理記憶回路16のゲート22を開閉
制御する。シフトデータ保持レジスタ14は、シフトモ
ード時にエラー処理回路Iへの出力信号S0 (単位回
路4011−1の出力信号5on−+)を入力してパラ
レル信号に変換して保持し、また、保持データをゲート
回路21を経て人力信号S!としてエラー処理回路IA
へ出力する。エラー処理記憶回路16はゲート回路22
とフリップフロップ17で構成され、フリップフロップ
17はエラー検出モード時には、ゲート回路22を経て
エラー処理回路1への出力43号Soを受けとるとプリ
セットされ、単位回路40゜〜’1011−1のいずれ
かでエラーか検出されたことを示す情報を保持する。な
お、エラー検出モードではシフトデータ保持レジスタ1
4はデータをとり込まない。
次にこのエラー検出報告回路の動作を説明する。
まず、シフトモードでは、診断制御回路15から“1”
のモード信号SMが出力され、これによってゲート回路
21が開いてシフトデータ保持レジスタ14の内容が人
力信号S!としてエラー処理回路IAに人力される。ま
た、このときゲート回路20の反転出力33は“0パに
なフてゲート回路22を閉じるとともに、ゲート回路2
0の非反転出力はモード信号SMとしてそれぞれの単位
回路40にのゲート23kに人力される。その結果、ゲ
ート23にの出力信号SM 、 30にはそれぞれ“1
”、“0”となりフリップフロップIlk 、 12k
をシフト状態にするとともに、ゲート回路26kを開き
、ゲート回路24k 、 25kを閉じる。この状態で
クロック信号Sct、を1クロツク入力させると、フリ
ップフロップIlkにはシリアル人力信号38k(前段
の中位回路40に一、のフリップフロップ12.1の保
持内容)、フリップフロップ12kにはフリップフロッ
プllkの内容である出力信号41kがそれぞれセット
され、フリップフロップ12にの保持内容であるシリア
ル出力信号39.はゲート回路26h 、 27kを介
して次段の単位回路40に、、のフリップフロップ11
に匂 にセットされる。このように、それぞれの単位回
路40には入力した情報(シリアル人力イ11号38に
およびフリップフロップ12kに書込まれたエラー検出
信号35.の内容)をシフトし、出力信号S。kとして
順次に出力する。最終段の単位回路40n−、から出力
された出力信号S0は、シフトデータ保持レジスタ14
に保持される。
のモード信号SMが出力され、これによってゲート回路
21が開いてシフトデータ保持レジスタ14の内容が人
力信号S!としてエラー処理回路IAに人力される。ま
た、このときゲート回路20の反転出力33は“0パに
なフてゲート回路22を閉じるとともに、ゲート回路2
0の非反転出力はモード信号SMとしてそれぞれの単位
回路40にのゲート23kに人力される。その結果、ゲ
ート23にの出力信号SM 、 30にはそれぞれ“1
”、“0”となりフリップフロップIlk 、 12k
をシフト状態にするとともに、ゲート回路26kを開き
、ゲート回路24k 、 25kを閉じる。この状態で
クロック信号Sct、を1クロツク入力させると、フリ
ップフロップIlkにはシリアル人力信号38k(前段
の中位回路40に一、のフリップフロップ12.1の保
持内容)、フリップフロップ12kにはフリップフロッ
プllkの内容である出力信号41kがそれぞれセット
され、フリップフロップ12にの保持内容であるシリア
ル出力信号39.はゲート回路26h 、 27kを介
して次段の単位回路40に、、のフリップフロップ11
に匂 にセットされる。このように、それぞれの単位回
路40には入力した情報(シリアル人力イ11号38に
およびフリップフロップ12kに書込まれたエラー検出
信号35.の内容)をシフトし、出力信号S。kとして
順次に出力する。最終段の単位回路40n−、から出力
された出力信号S0は、シフトデータ保持レジスタ14
に保持される。
次に、エラー検出モードでは、診断制御回路15から出
力されるモード信号Shは“0”となり、これによって
ゲート回路21が閉じてエラー処理回路1への人カイ8
4号SXは“0”になり、ゲートl路20の反転出力信
号33は“1”になってゲート回路22が開く。一方、
エラー処理回路IAにおいては、単位回路40にでモー
ド信号Sr+か“0”になると、ゲート回路23にの反
転出力30には“1”になってゲート24に、 25k
が開く。この状態でエラー検出回路3kがエラーを検出
するとエラー検出信号35Bは°°1゛になってフリッ
プフロップ12にのプリセット端子に印加されるととも
に、ゲート回路24kを経てゲート回路27kから出力
され、次段の単位回路40に、、にエラー検出通知イ、
;号36に、、として人力され、ゲート回路25に、、
を経由してゲート回路27に、 、から出力される。以
後、順次にこの動作をくり返し、最後に出力信号S0と
してエラー処理回路1八から出力され、ゲート回路22
を経由してフリップフロップ17に書込まれる。すなわ
ちフリップフロップ17の出力信号34は“1”となっ
て、「エラー検出」と判断されエラー処理プログラムが
起動される。ここで、フリップフロップ17に“1”が
セットされたことでエラーを検出したことは認識できる
が、どのm位回路でエラーを検出したかは判断できない
ので、シフト動作を行なってエラー処理回路1へのすべ
てのフリップフロップ12にの内容をシフトデータ保持
レジスタ14に読出し、エラーを検出したことを記憶す
るフリップフロップ12.に”1”かセットされている
かを調べ、フリップフロップ12kが“1”にセットさ
れている単位回路40にでエラーが検出されたと判断す
る。
力されるモード信号Shは“0”となり、これによって
ゲート回路21が閉じてエラー処理回路1への人カイ8
4号SXは“0”になり、ゲートl路20の反転出力信
号33は“1”になってゲート回路22が開く。一方、
エラー処理回路IAにおいては、単位回路40にでモー
ド信号Sr+か“0”になると、ゲート回路23にの反
転出力30には“1”になってゲート24に、 25k
が開く。この状態でエラー検出回路3kがエラーを検出
するとエラー検出信号35Bは°°1゛になってフリッ
プフロップ12にのプリセット端子に印加されるととも
に、ゲート回路24kを経てゲート回路27kから出力
され、次段の単位回路40に、、にエラー検出通知イ、
;号36に、、として人力され、ゲート回路25に、、
を経由してゲート回路27に、 、から出力される。以
後、順次にこの動作をくり返し、最後に出力信号S0と
してエラー処理回路1八から出力され、ゲート回路22
を経由してフリップフロップ17に書込まれる。すなわ
ちフリップフロップ17の出力信号34は“1”となっ
て、「エラー検出」と判断されエラー処理プログラムが
起動される。ここで、フリップフロップ17に“1”が
セットされたことでエラーを検出したことは認識できる
が、どのm位回路でエラーを検出したかは判断できない
ので、シフト動作を行なってエラー処理回路1へのすべ
てのフリップフロップ12にの内容をシフトデータ保持
レジスタ14に読出し、エラーを検出したことを記憶す
るフリップフロップ12.に”1”かセットされている
かを調べ、フリップフロップ12kが“1”にセットさ
れている単位回路40にでエラーが検出されたと判断す
る。
上述した従来のエラー検出報告回路は、エラー検出報告
を抑止する手段がないので、原因のわかっているエラー
報告を抑止し、それ以外のエラー報告を有効にして処理
を行なわせることができず、すべてのエラー報告をしな
ければならないという欠点かある。
を抑止する手段がないので、原因のわかっているエラー
報告を抑止し、それ以外のエラー報告を有効にして処理
を行なわせることができず、すべてのエラー報告をしな
ければならないという欠点かある。
本発明のエラー検出報告回路は、
rIi位回路のシフトレジスタは、予め書込まれたエラ
ー報告抑止情報を、シフト/ロード切換信号が第1の論
理レベルのとき保持し、該エラー報告抑止情報に対応す
るエラー報告抑止信号を出力する第2のビットを有し、 シフト/ロード切換信号が第1の論理レベルの場合にお
いて、エラー報告抑止信号が第1の論理レベルのときに
は、エラー検出信号が前記シフトレジスタの第1のビッ
トに伝達されることを抑止し、エラー報告抑止信号が第
2の論理レベルのとき、エラー検出信号を第1のビット
に伝達するエラー報告抑止回路を前記単位回路が有する
。
ー報告抑止情報を、シフト/ロード切換信号が第1の論
理レベルのとき保持し、該エラー報告抑止情報に対応す
るエラー報告抑止信号を出力する第2のビットを有し、 シフト/ロード切換信号が第1の論理レベルの場合にお
いて、エラー報告抑止信号が第1の論理レベルのときに
は、エラー検出信号が前記シフトレジスタの第1のビッ
トに伝達されることを抑止し、エラー報告抑止信号が第
2の論理レベルのとき、エラー検出信号を第1のビット
に伝達するエラー報告抑止回路を前記単位回路が有する
。
このように、エラー報告を抑止しようとする単位回路の
シフトバスの所定ビットにエラー報告を抑止するエラー
報告抑止情報を予め書込んでおき、該ビットの出力端子
から出力される抑止指示信号によってエラー報告抑止回
路を制御してエラー報告信号の伝送を抑止することによ
り、原因のわかっているエラー報告を抑止して、それ以
外のエラー報告を有効にして処理を行なうことができる
。
シフトバスの所定ビットにエラー報告を抑止するエラー
報告抑止情報を予め書込んでおき、該ビットの出力端子
から出力される抑止指示信号によってエラー報告抑止回
路を制御してエラー報告信号の伝送を抑止することによ
り、原因のわかっているエラー報告を抑止して、それ以
外のエラー報告を有効にして処理を行なうことができる
。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図および第2図はそれぞれ本発明のエラー検出報告
単位回路(以下単位回路と記す)およびエラー検出報告
回路の一実施例のブロック図である。
単位回路(以下単位回路と記す)およびエラー検出報告
回路の一実施例のブロック図である。
本実施例のエラー検出報告回路は、エラー報告の抑止を
指示するエラー報告抑止情報を保持しかつ出力するビッ
ト(フリップフロップ13k )を第3図のシフトバス
に付加し、該抑止情報に応答して、エラー報告信号の出
力が抑止されるエラー報告抑止回路6kを第3図の単位
回路10)に付加したものである。
指示するエラー報告抑止情報を保持しかつ出力するビッ
ト(フリップフロップ13k )を第3図のシフトバス
に付加し、該抑止情報に応答して、エラー報告信号の出
力が抑止されるエラー報告抑止回路6kを第3図の単位
回路10)に付加したものである。
また5本実施例では単位回路+00のエラー報告が抑止
され、単位回路10゜および単位回路lOIにおいてエ
ラーが検出される。
され、単位回路10゜および単位回路lOIにおいてエ
ラーが検出される。
シフトバス4には、フリップフロップllk 。
11にの出力Qかそれぞれフリップフロップ13k。
12にのシリアル人力Sに接続されて成る3ビツトシフ
トレジスタで、フリップフロップ12には第3図の回路
と同様に、エラー検出情報を記憶する。
トレジスタで、フリップフロップ12には第3図の回路
と同様に、エラー検出情報を記憶する。
フリップフロップ13にはエラー報告抑止情報を記憶す
るビットで、出力Qがプリセット端子に接続されていて
シフトモードで書込まれた内容がエラー検出モードでセ
ットされ、その保持データの反転出力口が抑止指示信号
18.として出力されている。エラー報告抑IF回路6
にはゲート回路で成り、エラー検出信号35kを人力し
て抑止指示信号18kが°“1” (エラー報告状態)
のときにはゲートを開いてエラー報告信号:)7kを出
力し、“0°。
るビットで、出力Qがプリセット端子に接続されていて
シフトモードで書込まれた内容がエラー検出モードでセ
ットされ、その保持データの反転出力口が抑止指示信号
18.として出力されている。エラー報告抑IF回路6
にはゲート回路で成り、エラー検出信号35kを人力し
て抑止指示信号18kが°“1” (エラー報告状態)
のときにはゲートを開いてエラー報告信号:)7kを出
力し、“0°。
(エラー報告抑止状態)のときにはゲートを閉じてエラ
ー報告信号37にの出力が抑止される。エラー報告信−
337にはフリップフロップ12にのプリセット端子お
よび出力選択回路5にのゲート回路24kに人力され、
第3図および第4図の回路のエラー検出信号35にと同
一の作用をする。本実施例では単位回路10.のエラー
報告を抑止するため、フリップフロップ13゜には“1
”が書込まれており、その結果、抑止指示信号18゜が
“0”になり、エラー検出回路3oがエラーを検出して
エラー検出信号35゜が°“1”になっても、エラー報
告信号37゜は“0°”である。他の単位回路10h(
h≠0)はエラー報告状態にあるのでフリップフロップ
+3hの内容は°“0”である。したがって、エラー報
告抑IF回路6hのゲートが開いてエラー報告信号37
hが出力される。
ー報告信号37にの出力が抑止される。エラー報告信−
337にはフリップフロップ12にのプリセット端子お
よび出力選択回路5にのゲート回路24kに人力され、
第3図および第4図の回路のエラー検出信号35にと同
一の作用をする。本実施例では単位回路10.のエラー
報告を抑止するため、フリップフロップ13゜には“1
”が書込まれており、その結果、抑止指示信号18゜が
“0”になり、エラー検出回路3oがエラーを検出して
エラー検出信号35゜が°“1”になっても、エラー報
告信号37゜は“0°”である。他の単位回路10h(
h≠0)はエラー報告状態にあるのでフリップフロップ
+3hの内容は°“0”である。したがって、エラー報
告抑IF回路6hのゲートが開いてエラー報告信号37
hが出力される。
次に本実施例の動作を説明する。
まず、シフトモードではシフトバス4にはシフト動作を
行い、シリアル人力信号38にはフリップフロップIl
kへ、フリップフロップIlk 、 +3.の内容はフ
リップフロップ13k 、 12にへ、フリップフロッ
プ12にの内容はゲート回路26kを介して次段の+1
を位回路lOk+1のフリップフロップ11.、、へそ
れぞれクロックSCL毎にシフトする。したがって、エ
ラー処理回路1は、シフトモード時には3nビツトシフ
トレジスタ(全シフトバス)を構成する。フリップフロ
ップ13kが記憶するエラー報告抑止情報は、動作初期
時にシフトモードでシフトデータ保持レジスタ14から
フリップフロップ+3.に転送され書込まれる。その他
の動作は第3図および第4図の回路の動作と同様である
。
行い、シリアル人力信号38にはフリップフロップIl
kへ、フリップフロップIlk 、 +3.の内容はフ
リップフロップ13k 、 12にへ、フリップフロッ
プ12にの内容はゲート回路26kを介して次段の+1
を位回路lOk+1のフリップフロップ11.、、へそ
れぞれクロックSCL毎にシフトする。したがって、エ
ラー処理回路1は、シフトモード時には3nビツトシフ
トレジスタ(全シフトバス)を構成する。フリップフロ
ップ13kが記憶するエラー報告抑止情報は、動作初期
時にシフトモードでシフトデータ保持レジスタ14から
フリップフロップ+3.に転送され書込まれる。その他
の動作は第3図および第4図の回路の動作と同様である
。
次に、エラー検出モードでは、フリップフロップ13に
は、動作初期時にセットされたエラー報告抑止情報を保
持し、抑止指示信号18kを出力してエラー報告抑止回
路6kを開閉する。本実施例では前述したように単位回
路10゜のエラー報告抑止回路6゜が閉じ、他の単位回
路lOhのエラー報告抑止回路6hは開いている。この
状態でm位回路lO0および10.でエラーが検出され
ると、エラー検出信号35゜および351は“1”にな
る。しかし、単位回路lO0ではエラー報告抑止回路6
゜が閉じているのでエラー報告信号:+7゜は“0”に
なり、フリップフロップ12oはセットされず、出力選
択回路5Qからの出力もない。単位回路10.ではエラ
ー報告抑止回路61が開いているのでエラー報告信号3
7.が出力され、フリップフロップ+2.はセットされ
てエラー検出を記憶するとともにエラー報告信号37□
の内容は出力選択回路5Iから出力され、第3図および
第4図のエラー検出報告回路と同様に制御回路2のフリ
ップフロップ17に格納され、エラー検出かあったこと
か認識される。さらにシフトモードで各単位回路]Ok
のフリップフロップ12にの内容が読出されてシフトデ
ータ保持レジスタ14に保持され、単位回路101でエ
ラーが検出されたことが判定される。
は、動作初期時にセットされたエラー報告抑止情報を保
持し、抑止指示信号18kを出力してエラー報告抑止回
路6kを開閉する。本実施例では前述したように単位回
路10゜のエラー報告抑止回路6゜が閉じ、他の単位回
路lOhのエラー報告抑止回路6hは開いている。この
状態でm位回路lO0および10.でエラーが検出され
ると、エラー検出信号35゜および351は“1”にな
る。しかし、単位回路lO0ではエラー報告抑止回路6
゜が閉じているのでエラー報告信号:+7゜は“0”に
なり、フリップフロップ12oはセットされず、出力選
択回路5Qからの出力もない。単位回路10.ではエラ
ー報告抑止回路61が開いているのでエラー報告信号3
7.が出力され、フリップフロップ+2.はセットされ
てエラー検出を記憶するとともにエラー報告信号37□
の内容は出力選択回路5Iから出力され、第3図および
第4図のエラー検出報告回路と同様に制御回路2のフリ
ップフロップ17に格納され、エラー検出かあったこと
か認識される。さらにシフトモードで各単位回路]Ok
のフリップフロップ12にの内容が読出されてシフトデ
ータ保持レジスタ14に保持され、単位回路101でエ
ラーが検出されたことが判定される。
以上説明したように本発明は、エラー検出報告を抑止す
るtp−位回路のシフトバスに予め占込んであるエラー
報告抑止情報に応じて、シフトバスのエラー検出を記憶
するビットへのエラー検出信号の伝送を抑止することに
より、原因のわかっているエラーの報告を抑止し、それ
以外のエラー報告を有効にして処理を行なうことができ
る効果がある。
るtp−位回路のシフトバスに予め占込んであるエラー
報告抑止情報に応じて、シフトバスのエラー検出を記憶
するビットへのエラー検出信号の伝送を抑止することに
より、原因のわかっているエラーの報告を抑止し、それ
以外のエラー報告を有効にして処理を行なうことができ
る効果がある。
第1図および第2図はそれぞれ本発明のエラー検出報告
単位回路およびエラー検出報告回路の一実施例のブロッ
ク図、第3図および第4図はそれぞれエラー検出報告r
■−位回路およびエラー検出報告回路の従来例のブロッ
ク図である。 1・・・・・・エラー処理回路、 2・・・・・・制御回路、 3k・・・エラー検出回路、 4k・・・シフトバス、 5k・・・出力選択回路、 6k・・・エラー報告抑止回路、 10゜、 10. 、 ton−、+++イp位回路、
11k 、 12k 、 13k ; 17・・・フリ
ップフロップ、14・・・・・・シフトデータ保持レジ
スタ、15・・・・・・診断制御回路、 16・・・・・・エラー処理記憶回路、18k・・・抑
止指示信号、 20、21.22.23に、 24に、 25k 、
26に、 27k・・・ゲート回路、 30k 、 32.33.34・・・信号線、35k・
・・エラー検出信号、 36k・・・エラー検出通知信号、 37)・・・エラー報告信号、 Sz・・・エラー処理回路1の人力、 SIK・・・−単位回路10にの人力、S6・・・エラ
ー処理回路1の出力、 SOK・・・単位回路10にの出力、 SM・・・モート信号、 SCL・・・クロック信号。 特許比1頭人 甲府日本電気株式会社「1本電気株式
会社
単位回路およびエラー検出報告回路の一実施例のブロッ
ク図、第3図および第4図はそれぞれエラー検出報告r
■−位回路およびエラー検出報告回路の従来例のブロッ
ク図である。 1・・・・・・エラー処理回路、 2・・・・・・制御回路、 3k・・・エラー検出回路、 4k・・・シフトバス、 5k・・・出力選択回路、 6k・・・エラー報告抑止回路、 10゜、 10. 、 ton−、+++イp位回路、
11k 、 12k 、 13k ; 17・・・フリ
ップフロップ、14・・・・・・シフトデータ保持レジ
スタ、15・・・・・・診断制御回路、 16・・・・・・エラー処理記憶回路、18k・・・抑
止指示信号、 20、21.22.23に、 24に、 25k 、
26に、 27k・・・ゲート回路、 30k 、 32.33.34・・・信号線、35k・
・・エラー検出信号、 36k・・・エラー検出通知信号、 37)・・・エラー報告信号、 Sz・・・エラー処理回路1の人力、 SIK・・・−単位回路10にの人力、S6・・・エラ
ー処理回路1の出力、 SOK・・・単位回路10にの出力、 SM・・・モート信号、 SCL・・・クロック信号。 特許比1頭人 甲府日本電気株式会社「1本電気株式
会社
Claims (1)
- 【特許請求の範囲】 エラーを検出したときエラー検出信号を出力するエラー
検出回路と、シフト/ロード切換信号が第1の論理レベ
ルのときには、第1のビットに伝達されているエラー検
出信号が該ビットに書込まれ、シフト/ロード切換信号
が第2の論理レベルのときにはシフト動作をするシリア
ル入力、シリアル出力シフトレジスタをそれぞれ備えた
複数の単位回路を有し、前記複数の単位回路のシフトレ
ジスタはシフト/ロード切換信号が第2の論理レベルの
とき縦続に接続されて全シフトパスを構成し、全シフト
パスは、各単位回路のシフトレジスタに書込まれたエラ
ー検出信号の内容をシフト動作で転送して最終段単位回
路のシフトレジスタのシリアル出力端から出力するエラ
ー処理回路と、エラー処理回路の出力を入力して保持す
るレジスタと、シフト/ロード切換信号を生成して出力
する制御回路を有するエラー検出報告回路において、 前記単位回路のシフトレジスタは、予め書込まれたエラ
ー報告抑止情報を、シフト/ロード切換信号が第1の論
理レベルのとき保持し、該エラー報告抑止情報に対応す
るエラー報告抑止信号を出力する第2のビットを有し、 シフト/ロード切換信号が第1の論理レベルの場合にお
いて、エラー報告抑止信号が第1の論理レベルのときに
は、エラー検出信号が前記シフトレジスタの第1のビッ
トに伝達されることを抑止し、エラー報告抑止信号が第
2の論理レベルのとき、エラー検出信号を第1のビット
に伝達するエラー報告抑止回路を前記単位回路が有する
ことを特徴とするエラー検出報告回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320342A JPH01161447A (ja) | 1987-12-17 | 1987-12-17 | エラー検出報告回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320342A JPH01161447A (ja) | 1987-12-17 | 1987-12-17 | エラー検出報告回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01161447A true JPH01161447A (ja) | 1989-06-26 |
Family
ID=18120407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320342A Pending JPH01161447A (ja) | 1987-12-17 | 1987-12-17 | エラー検出報告回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01161447A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434705U (ja) * | 1990-07-17 | 1992-03-23 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182140A (ja) * | 1985-02-08 | 1986-08-14 | Nec Corp | 診断回路方式 |
| JPS62235647A (ja) * | 1986-04-04 | 1987-10-15 | Nec Corp | デ−タ処理装置 |
-
1987
- 1987-12-17 JP JP62320342A patent/JPH01161447A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182140A (ja) * | 1985-02-08 | 1986-08-14 | Nec Corp | 診断回路方式 |
| JPS62235647A (ja) * | 1986-04-04 | 1987-10-15 | Nec Corp | デ−タ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434705U (ja) * | 1990-07-17 | 1992-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1073641A5 (ja) | ||
| JPS61221938A (ja) | シ−ケンス回路 | |
| JPH0391188A (ja) | Fifoメモリ | |
| US5329167A (en) | Test flip-flop with an auxillary latch enabling two (2) bits of storage | |
| JPH03118641A (ja) | スキャンレジスタおよびそれを用いたテスト回路 | |
| US5710904A (en) | Microprocessor having address pre-outputting function and data processor using the same | |
| JP2803351B2 (ja) | 多数決回路 | |
| JPH01161446A (ja) | エラー検出報告回路 | |
| JPS61253918A (ja) | 論理回路 | |
| JPH01140346A (ja) | エラー検出報告回路 | |
| JPH0444136A (ja) | メモリアクセス制御装置 | |
| JP2514989B2 (ja) | 順序回路 | |
| JP3223924B2 (ja) | Ic試験装置用論理比較器 | |
| JPH0254187A (ja) | スキャン回路 | |
| JPH03239974A (ja) | ループスキャンパスを持った論理回路の試験方式 | |
| JPH0252294B2 (ja) | ||
| JPH0261731A (ja) | マイクロプロセッサ | |
| JPS63206828A (ja) | 最大値ストレツチ回路 | |
| JPH01193942A (ja) | 信号処理回路の自己診断方式 | |
| JPH01197675A (ja) | 論理回路の診断方法 | |
| JPS6159230A (ja) | 温度測定器 | |
| JPH04176098A (ja) | シフトレジスタ | |
| JPH03288241A (ja) | レジスタ装置 | |
| JPS59106028A (ja) | キ−入力制御回路 | |
| JPS60244880A (ja) | レ−ダビデオ信号の記憶装置 |