JPH01183149A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01183149A JPH01183149A JP63008754A JP875488A JPH01183149A JP H01183149 A JPH01183149 A JP H01183149A JP 63008754 A JP63008754 A JP 63008754A JP 875488 A JP875488 A JP 875488A JP H01183149 A JPH01183149 A JP H01183149A
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- impurity layer
- polysilicon
- oxide film
- voltage diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000009413 insulation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に高速バイ
ポーラＩＣにおいて定電圧ダイオードに関する製造方法
である。
ポーラＩＣにおいて定電圧ダイオードに関する製造方法
である。
従来の技術としては、絶縁分離に用いたＰ型拡散層内に
ポリシリコンを通してＮ型不純物をＮＰＮトランジスタ
のエミッタ拡散と同時に形成してＰＮ接合の定電圧ダイ
オードを作っている。
ポリシリコンを通してＮ型不純物をＮＰＮトランジスタ
のエミッタ拡散と同時に形成してＰＮ接合の定電圧ダイ
オードを作っている。
前述した、従来の定電圧ダイオードの製造方法で、高速
トランジスタのエミッタと同時に定電圧ダイオードを作
る場合、カソードのＰ型不純物層の濃度が高い為、ポリ
シリコンを通してＮＰＮ）ランジスタと同時に作る定電
圧パイオードのアノードのＮ型不純物層は、ＮＰＮ）ラ
ンジスタのエミッタより接合が浅くなり定電圧ダイオー
ドのリークが生じやすくなる欠点が有る。
トランジスタのエミッタと同時に定電圧ダイオードを作
る場合、カソードのＰ型不純物層の濃度が高い為、ポリ
シリコンを通してＮＰＮ）ランジスタと同時に作る定電
圧パイオードのアノードのＮ型不純物層は、ＮＰＮ）ラ
ンジスタのエミッタより接合が浅くなり定電圧ダイオー
ドのリークが生じやすくなる欠点が有る。
上述した従来の定電圧ダイオードの製造方法で、絶縁分
離のＰ型不純物層内に、ポリシリコンを通してＮＰＮ）
ランジスタとのエミッタと同時にＮ型不純物層を形成す
る場合、絶縁分離のＰ型不純物濃度が高い為、定電圧ダ
イオードのＰ−Ｎ接合が浅く形成されるのに対し、本発
明はエミッタのＮ型不純物層を形成する前に、定電圧ダ
イオードのＮ型不純物層をポリシリコンを通して形成し
た後、再びＮＰＮ）ランジスタのエミッタ形成と同時に
、定電圧ダイオードのＮ型不純物層にＮ型不純物を拡散
するために、定電圧ダイオードのＮ型不純物層を深く形
成でき、Ｐ−Ｎ接合が深い箇所で形成できるため、ダイ
オードのリークが少なくなる製造方法であるという相違
点を有する。
離のＰ型不純物層内に、ポリシリコンを通してＮＰＮ）
ランジスタとのエミッタと同時にＮ型不純物層を形成す
る場合、絶縁分離のＰ型不純物濃度が高い為、定電圧ダ
イオードのＰ−Ｎ接合が浅く形成されるのに対し、本発
明はエミッタのＮ型不純物層を形成する前に、定電圧ダ
イオードのＮ型不純物層をポリシリコンを通して形成し
た後、再びＮＰＮ）ランジスタのエミッタ形成と同時に
、定電圧ダイオードのＮ型不純物層にＮ型不純物を拡散
するために、定電圧ダイオードのＮ型不純物層を深く形
成でき、Ｐ−Ｎ接合が深い箇所で形成できるため、ダイ
オードのリークが少なくなる製造方法であるという相違
点を有する。
本発明は、ＮＰＮ）ランジスタのエミッタ形成前に、ポ
リシリコンを通して定電圧ダイオードのＮ型不純物層を
形成し、再びＮＰＮ）ランジスタのエミッタ形成と同時
に、定電圧ダイオードのＮ型不純物層にＮ型不純物を拡
散することにより、定電圧ダイオードのＮ型不純物層の
濃度を高く、Ｐ−Ｎ接合を深くして、定電圧ダイオード
のリークをなくす製造方法である。
リシリコンを通して定電圧ダイオードのＮ型不純物層を
形成し、再びＮＰＮ）ランジスタのエミッタ形成と同時
に、定電圧ダイオードのＮ型不純物層にＮ型不純物を拡
散することにより、定電圧ダイオードのＮ型不純物層の
濃度を高く、Ｐ−Ｎ接合を深くして、定電圧ダイオード
のリークをなくす製造方法である。
次に、本発明の製造方法について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の縦断面図である。
Ｐ型サブストレート１にＮ＋型埋込層２を形成し、Ｎ型
エピタキシャル３を成長した後、熱酸化により、酸化膜
４を表面に形成し、酸化膜４をマ □スフにＰ型の絶
縁拡散をたとえばボロンを１０８０℃の温度で、ρＳが
１０Ω／口になるように行ない、１２００℃で押込み、
酸化を行なってＰ型絶縁拡散層５ａと定電圧ダイオード
のＰ型不純物層５ｂを形成する。〔第１図（ａ）〕 酸化膜４を除去した後、薄い酸化膜６を成長し、酸化膜
６上に窒化ケイ素膜７を成長する。この後フォトレジス
トをマスクに窒化ケイ素膜７をドライエッチでパターニ
ングした後、フォトレジストを取り除く。〔第１図（ｂ
）〕 この後、窒化ケイ素膜７をマスクに、ウェハーを酸化し
て厚い酸化膜８を形成する。〔第１図（Ｃ）〕 窒化ケイ素膜７．酸化膜６を取り除いた後、フォトレジ
スト９をマスクにしてＰ型不純物たとえば、ボロンをＥ
＝３０ＫｅＶ、Φ＝ ７．５ Ｘ １０”ｃｍ ”でイ
オン注入して１．ＮＰＮ）ランジスタのベースＰ型不純
物層１０を形成する。〔第１図（ｄ）〕この後、フォト
レジスト９を除去した後、全面にポリシリコン１１を約
８０００人成長し、この上に窒化ケイ素膜１２を成長し
た後、フォトレジストをマスクに窒化ケイ素膜１２をパ
ターニングし、フォトレジストを除去した後、窒化ケイ
素膜１２をマスクにポリシリコン１１をたとえば１００
０℃スチームで１２時間酸化して、酸化膜１３にし、酸
化膜１３でポリシリコン１１を分離する。〔第１図（ｅ
）〕 この後、フォトレジストをマスクに、窒化ケイ素膜１２
の一部を取り除き、フォトレジストを除去した後、残っ
た窒化ケイ素膜１２をマスクにＮ型付順物たとえばリン
を１０００℃で４０分拡散して、定電圧ダイオードのＰ
型不純物層５ｂとＰ−Ｎ接合を形成するＮ型不純物層１
４を形成する。
エピタキシャル３を成長した後、熱酸化により、酸化膜
４を表面に形成し、酸化膜４をマ □スフにＰ型の絶
縁拡散をたとえばボロンを１０８０℃の温度で、ρＳが
１０Ω／口になるように行ない、１２００℃で押込み、
酸化を行なってＰ型絶縁拡散層５ａと定電圧ダイオード
のＰ型不純物層５ｂを形成する。〔第１図（ａ）〕 酸化膜４を除去した後、薄い酸化膜６を成長し、酸化膜
６上に窒化ケイ素膜７を成長する。この後フォトレジス
トをマスクに窒化ケイ素膜７をドライエッチでパターニ
ングした後、フォトレジストを取り除く。〔第１図（ｂ
）〕 この後、窒化ケイ素膜７をマスクに、ウェハーを酸化し
て厚い酸化膜８を形成する。〔第１図（Ｃ）〕 窒化ケイ素膜７．酸化膜６を取り除いた後、フォトレジ
スト９をマスクにしてＰ型不純物たとえば、ボロンをＥ
＝３０ＫｅＶ、Φ＝ ７．５ Ｘ １０”ｃｍ ”でイ
オン注入して１．ＮＰＮ）ランジスタのベースＰ型不純
物層１０を形成する。〔第１図（ｄ）〕この後、フォト
レジスト９を除去した後、全面にポリシリコン１１を約
８０００人成長し、この上に窒化ケイ素膜１２を成長し
た後、フォトレジストをマスクに窒化ケイ素膜１２をパ
ターニングし、フォトレジストを除去した後、窒化ケイ
素膜１２をマスクにポリシリコン１１をたとえば１００
０℃スチームで１２時間酸化して、酸化膜１３にし、酸
化膜１３でポリシリコン１１を分離する。〔第１図（ｅ
）〕 この後、フォトレジストをマスクに、窒化ケイ素膜１２
の一部を取り除き、フォトレジストを除去した後、残っ
た窒化ケイ素膜１２をマスクにＮ型付順物たとえばリン
を１０００℃で４０分拡散して、定電圧ダイオードのＰ
型不純物層５ｂとＰ−Ｎ接合を形成するＮ型不純物層１
４を形成する。
〔第１図（ｆ）〕
この後、酸化してＮ型不純物層１４上に酸化膜１５を形
成した後、同様にフォトレジストをマスクに窒化ケイ素
膜１２の一部を取り除いた後、フォトレジストを除去し
、窒化ケイ素膜１２と酸化膜１５をマスクにＰ型不純物
たとえばボロンを拡散し、酸化してＰ型不純物層１ｂと
酸化膜１７を形成した後、同様な方法で、窒化ケイ素膜
１３の一部とＮ型不純物層１４上の酸化膜１５を取り除
いた後、Ｎ型不純物たとえばリンを９８０℃で３０分拡
散してＮＰＮ）ランジスタのエミッタであるＮ型不純物
層１８を形成すると供に、定電圧ダイオードの７ノード
であるＮ型不純物層１４にリンを拡散して、Ｎ型不純物
層１４０表面濃度を高くしかつ、接合を深くする。〔第
１図（ｇ）〕この後、窒化ケイ素膜１３を取り除き、所
望のポリシリコン上の酸化膜を取り除き、ポリシリコン
１１上に高融点金属たとえば白金１９を形成した後、Ｃ
ＶＤ法で、酸化膜２０を形成し、所望の箇所にスルーホ
ールを形成した後、電極２１を形成する〔第１図（ｈ）
〕 第２図は、本発明の実施例２の縦断面図である。
成した後、同様にフォトレジストをマスクに窒化ケイ素
膜１２の一部を取り除いた後、フォトレジストを除去し
、窒化ケイ素膜１２と酸化膜１５をマスクにＰ型不純物
たとえばボロンを拡散し、酸化してＰ型不純物層１ｂと
酸化膜１７を形成した後、同様な方法で、窒化ケイ素膜
１３の一部とＮ型不純物層１４上の酸化膜１５を取り除
いた後、Ｎ型不純物たとえばリンを９８０℃で３０分拡
散してＮＰＮ）ランジスタのエミッタであるＮ型不純物
層１８を形成すると供に、定電圧ダイオードの７ノード
であるＮ型不純物層１４にリンを拡散して、Ｎ型不純物
層１４０表面濃度を高くしかつ、接合を深くする。〔第
１図（ｇ）〕この後、窒化ケイ素膜１３を取り除き、所
望のポリシリコン上の酸化膜を取り除き、ポリシリコン
１１上に高融点金属たとえば白金１９を形成した後、Ｃ
ＶＤ法で、酸化膜２０を形成し、所望の箇所にスルーホ
ールを形成した後、電極２１を形成する〔第１図（ｈ）
〕 第２図は、本発明の実施例２の縦断面図である。
〔第１図（ａ）〕と同様にＰ型サブストレート２２にＮ
＋型埋込層２３を形成し、Ｎ型エピタキシャル２４を成
長した後、熱酸化により酸化膜２５を表面に形成し、酸
化膜２５をマスクに、Ｐ型の絶縁拡散を、たとえばボロ
ンを１０８０℃の温度で、ρＳが１０Ω／口になるよう
に行ない１２００℃で押込み、酸化を行なってＰ型絶縁
拡散層２６ａと定電圧ダイオードのＰ型不純物層２６ｂ
を形成する。〔第２図（ａ）〕 この後、酸化膜２５の一部をフォトリソグラフィで取り
除屋た後、酸化膜２５をマスクに、Ｐ型不純物たとえば
ポロンをＥ＝３０ＫｅＶ、Φ＝８ Ｘ １０１４ｃｍ、
２でイオン注入しＮＰＮ）ランジスタのベースであるＰ
型不純物層２７を形成する。
＋型埋込層２３を形成し、Ｎ型エピタキシャル２４を成
長した後、熱酸化により酸化膜２５を表面に形成し、酸
化膜２５をマスクに、Ｐ型の絶縁拡散を、たとえばボロ
ンを１０８０℃の温度で、ρＳが１０Ω／口になるよう
に行ない１２００℃で押込み、酸化を行なってＰ型絶縁
拡散層２６ａと定電圧ダイオードのＰ型不純物層２６ｂ
を形成する。〔第２図（ａ）〕 この後、酸化膜２５の一部をフォトリソグラフィで取り
除屋た後、酸化膜２５をマスクに、Ｐ型不純物たとえば
ポロンをＥ＝３０ＫｅＶ、Φ＝８ Ｘ １０１４ｃｍ、
２でイオン注入しＮＰＮ）ランジスタのベースであるＰ
型不純物層２７を形成する。
〔第２図（ｂ）〕
この後、酸化膜２５を全面除去した後、薄い酸化膜２８
を形成した後、酸化膜２８上に窒化ケイ素膜２９を成長
し、フォトリソグラフィでコンタクト形成する箇所の窒
化ケイ素膜２９を除去した後、再びフォトリングラフィ
でＮ型不純物層を形成する部分のみ酸化膜２８を取り除
く。〔第２図（Ｃ）〕 この後、ポリシリコン３０を約１５００入金面成長した
後、ポリシリコン３０上にＣＶＤ酸化膜３１を約５００
０人成長する。この後フォトリングラフィで定電圧ダイ
オードのＰ型不純物層２６ｂ上の窒化ケイ素膜２９と酸
化膜２８を取り除いである部分のポリシリコン３０上の
ＣＶＤ酸化膜３１を取り除いた後、ＣＶＤ酸化膜３１を
マスクにＮ型不純物たとえばリンを１０００℃３０分拡
散し定電圧ダイオードのカソードであるＮ型不純物層３
２を形成する。〔第２図（ｄ）〕 この後、ＣＶＤ酸化膜３１を取り除いた後、ポリシリコ
ン３０にＮ型不純物たとえばヒ素を全面にＥ＝７０Ｋｅ
Ｖ、Φ＝ Ｉ Ｘ １０１６ｃｍ−２の条件でイオン注
入した後、たとえば９５０℃Ｎ２雰囲気中で３０分熱処
理して、ＮＰＮ）ランジスタのエミッタであるＮ型不純
物層３３を形成すると供に、定電圧ダイオードのＮ型不
純物層３２にヒ素を拡散するため、Ｎ型不純物層３２０
表面濃度を高くし、かつ接合を深くする。〔第２図（ｅ
）〕この後、フォトリソグラフィでＮ型不純物層３２と
Ｎ型不純物層３３上にポリシリコン３０ａを残す様に、
他のポリシリコン３０を取り除いた後、たとえばフッ酸
等の液で窒化ケイ素膜２９が取り除いである部分の酸化
膜２８を取り除く。
を形成した後、酸化膜２８上に窒化ケイ素膜２９を成長
し、フォトリソグラフィでコンタクト形成する箇所の窒
化ケイ素膜２９を除去した後、再びフォトリングラフィ
でＮ型不純物層を形成する部分のみ酸化膜２８を取り除
く。〔第２図（Ｃ）〕 この後、ポリシリコン３０を約１５００入金面成長した
後、ポリシリコン３０上にＣＶＤ酸化膜３１を約５００
０人成長する。この後フォトリングラフィで定電圧ダイ
オードのＰ型不純物層２６ｂ上の窒化ケイ素膜２９と酸
化膜２８を取り除いである部分のポリシリコン３０上の
ＣＶＤ酸化膜３１を取り除いた後、ＣＶＤ酸化膜３１を
マスクにＮ型不純物たとえばリンを１０００℃３０分拡
散し定電圧ダイオードのカソードであるＮ型不純物層３
２を形成する。〔第２図（ｄ）〕 この後、ＣＶＤ酸化膜３１を取り除いた後、ポリシリコ
ン３０にＮ型不純物たとえばヒ素を全面にＥ＝７０Ｋｅ
Ｖ、Φ＝ Ｉ Ｘ １０１６ｃｍ−２の条件でイオン注
入した後、たとえば９５０℃Ｎ２雰囲気中で３０分熱処
理して、ＮＰＮ）ランジスタのエミッタであるＮ型不純
物層３３を形成すると供に、定電圧ダイオードのＮ型不
純物層３２にヒ素を拡散するため、Ｎ型不純物層３２０
表面濃度を高くし、かつ接合を深くする。〔第２図（ｅ
）〕この後、フォトリソグラフィでＮ型不純物層３２と
Ｎ型不純物層３３上にポリシリコン３０ａを残す様に、
他のポリシリコン３０を取り除いた後、たとえばフッ酸
等の液で窒化ケイ素膜２９が取り除いである部分の酸化
膜２８を取り除く。
〔第２図（ｆ）〕
この後、電極３４をＰ型不純物層上とポリシリコン３０
ａ上に形成する。〔第２図（ｇ）〕〔発明の効果〕 以上説明したように本発明は、ＮＰＮ）ランジスタのエ
ミッタのＮ型不純物層を形成する前に、定電圧ダイオー
ドのＮ型不純物層をポリシリコンを通して形成した後、
再びポリシリコンを通してＮＰＮ）ランジスタのエミッ
タ形成と同時に、定電圧ダイオードのＮ型不純物層にＮ
型不純物を拡散するために、定電圧ダイオードのＮ型不
純物層を深く形成でき、Ｐ−Ｎ接合が深い箇所で形成さ
れるため、定電圧ダイオードのリークが少なくなる効果
がある。
ａ上に形成する。〔第２図（ｇ）〕〔発明の効果〕 以上説明したように本発明は、ＮＰＮ）ランジスタのエ
ミッタのＮ型不純物層を形成する前に、定電圧ダイオー
ドのＮ型不純物層をポリシリコンを通して形成した後、
再びポリシリコンを通してＮＰＮ）ランジスタのエミッ
タ形成と同時に、定電圧ダイオードのＮ型不純物層にＮ
型不純物を拡散するために、定電圧ダイオードのＮ型不
純物層を深く形成でき、Ｐ−Ｎ接合が深い箇所で形成さ
れるため、定電圧ダイオードのリークが少なくなる効果
がある。
り
第１図（ａ）〜（勇）は、本発明の第１の実施例、第２
図（ａ）〜（ｇ）は、第２の実施例の縦断面図である。 １．２２・・・・・・Ｐ型サブストレート、２．２３・
・・・・・Ｎ＋埋込層、３．２４・・・・・・Ｎ型エピ
タキシャル、４．６，８，１３，２０，２５，２８．３
１・・・・・・酸化膜、５ａ、５ｂ、１０，１６．２６
ａ、２６ｂ、２７・・・・・・Ｐ型不純物層、７，１２
．２９・・・・・・窒化ケイ素膜、１４．１８，３２．
３３・・・・・・Ｎ型不純物層、９・・・・・・フォト
レジスト、１１，３０゜３０ａ・・・・・・ポリシリコ
ン、１９・・・・・・白金、２１゜３４・・・・・・電
極。 代理人 弁理士 内 原 晋
図（ａ）〜（ｇ）は、第２の実施例の縦断面図である。 １．２２・・・・・・Ｐ型サブストレート、２．２３・
・・・・・Ｎ＋埋込層、３．２４・・・・・・Ｎ型エピ
タキシャル、４．６，８，１３，２０，２５，２８．３
１・・・・・・酸化膜、５ａ、５ｂ、１０，１６．２６
ａ、２６ｂ、２７・・・・・・Ｐ型不純物層、７，１２
．２９・・・・・・窒化ケイ素膜、１４．１８，３２．
３３・・・・・・Ｎ型不純物層、９・・・・・・フォト
レジスト、１１，３０゜３０ａ・・・・・・ポリシリコ
ン、１９・・・・・・白金、２１゜３４・・・・・・電
極。 代理人 弁理士 内 原 晋
Claims (1)
- 第１導電型半導体基体に、第１の第２導電型不純物層
を形成する工程と、トランジスタのベースである第２の
第２導電型不純物層を形成する工程とポリシリコンを形
成する工程と、ポリシリコンを通して第１の第２導電型
不純物層内に第１導電型不純物層を形成する工程と、ポ
リシリコンを通して前記第１導電型不純物層と、第２の
第２導電型不純物層内に同時に第１導電型不純物層を形
成する工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008754A JPH07120711B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008754A JPH07120711B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183149A true JPH01183149A (ja) | 1989-07-20 |
| JPH07120711B2 JPH07120711B2 (ja) | 1995-12-20 |
Family
ID=11701714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63008754A Expired - Lifetime JPH07120711B2 (ja) | 1988-01-18 | 1988-01-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120711B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161060A (ja) * | 1982-12-20 | 1984-09-11 | レイセオン カンパニ− | 半導体デバイスの製造方法 |
-
1988
- 1988-01-18 JP JP63008754A patent/JPH07120711B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161060A (ja) * | 1982-12-20 | 1984-09-11 | レイセオン カンパニ− | 半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120711B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347383A (ja) | 集積回路の製法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JPS62277745A (ja) | 半導体集積回路 | |
| JPH01183149A (ja) | 半導体装置の製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS6143858B2 (ja) | ||
| KR100388212B1 (ko) | 바이폴라접합트랜지스터의제조방법 | |
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JP3707978B2 (ja) | 半導体集積回路とその製造方法 | |
| JPS62281367A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH02119258A (ja) | 半導体装置の製造方法 | |
| JPH0579186B2 (ja) | ||
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPH0485936A (ja) | 半導体装置の製造方法 | |
| JPH0582985B2 (ja) | ||
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPH01235367A (ja) | 半導体装置の製造方法 | |
| JPS60137036A (ja) | 半導体集積回路の製造方法 | |
| JPS6060759A (ja) | 半導体装置 | |
| JPH01130553A (ja) | 半導体集積回路の製造方法 | |
| JPS63104367A (ja) | 半導体装置の製造方法 | |
| JPH01108771A (ja) | 半導体装置の製造方法 |