JPH01235367A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に高速バイポ
ーラトランジスタと定電圧ダイオードを有する半導体装
置の製造方法に関する。

〔従来の技術〕

従来、バイポーラトランジスタと定電圧ダイオードを有
する半導体装置においては、第３図に示すように、Ｐ型
素子分離層５と同時に形成するＰ型カソード領Ｖｉ６Ａ
に、多結晶シリコン層１２を通してＮ型不純物を導入し
、ＮＰＮトランジスタのＮ型エミッタ領域１６と同時に
Ｎ型アノード領域１６Ａを形成して、ＰＮ接合の定電圧
ダイオードを形成していた。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の製造方法で、ＮＰＮトラン
ジスタのエミッタ領域と同時に定電圧ダイオードのＮ型
アノード領域１６Ａを作る場合、カソード領域中のＰ型
不純物の濃度が高い為、Ｎ型アノード領域１６ＡはＮ型
エミ・ツタ領域１６より接合か浅くなるため、定電圧ダ
イオードにり−りが生じやすくなるという欠点が有る。

本発明の目的は、リークの少ない定電圧ダイオードを有
する半導体装置の製造方法を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、−導電型半導体基板
上に逆導電型エピタキシャル層を形成したのち該エピタ
キシャル層に一導電型素子分離領域を形成する工程と、
前記エピタキシャル層中に前記素子分離領域より一導電
型不純物濃度の低い定電圧ダイオードの第１の領域とバ
イポーラトランジスタの一導電型ベース領域とを形成す
る工程と、全面に多結晶シリコン層を形成したのち該多
結晶シリコン層を通して逆導電型不純物をイオン注入し
前記第１の領域に接する第２の領域を形成すると同時に
前記ベース領域にエミッタ領域を形成する工程とを含ん
で構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｇ＞は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず第１図（ａ）に示すようにＰ型半導体基板１にＮ＋
型の埋込層２を形成したのち、全面にＮ型エピタキシャ
ル層３を成長する。次に熱酸化により、酸化膜４を表面
に形成したのちパターニングし、この酸化膜４をマスク
にＰ型素子分離層５を、たとえば１０８０’Ｃの温度で
、比抵抗ρＳが１０Ω／口になるように形成し、更に１
２００°Ｃで押込み酸化を行なう。次にこの後酸化膜４
をマスクにＰ型不純物拡散を、たとえば１０００°Ｃで
ρＳが３０Ω／口になるように行なった後、１２００℃
で押込み酸化を行ない、Ｐ型素子分離層５より濃度の低
い定電圧ダイオードのＰ型カソード領域６を形成する。

次に第１図（ｂ）に示すように、酸化膜４を除去した後
、再び薄い酸化膜７を形成し、この酸化膜７上に窒化ケ
イ素ｎ８を成長させる。次でフォトレジストをマスクに
窒化ケイ素膜８をドライエツチング法でパターニングし
た後、フォトレジストを取り除く。

次に第１図（ｃ）に示すように、窒化ケイ素膜８をマス
クに、エピタキシャル層を酸化して厚いフィールド酸化
膜９を形成する。

次に第１図（ｄ）に示すように、窒化ケイ素膜８及び酸
化膜７を取り除いた後、フォトレジスト膜１０をマスク
にして、Ｐ型不純物、たとえばボロンを加速電圧Ｅ−＝
３０ｋｅｙ、ドーズ量Φ＝７．５ｘｌＯ１３の条件でイ
オン注入して、ＮＰＮトランジスタのＰ型ベース領域１
１を形成する。

次に第１図（ｅ）に示すように、フォトレジスト膜１０
を除去した後、全面に多結晶シリコン層１２を成長し、
この上に窒化ケイ素膜８Ａを成長した後、フォトレジス
トをマスクに窒化ケイ素膜８Ａをパターニングする。次
でフォトレジストを除去した後、窒化ケイ素膜８Ａをマ
スクに多結晶シリコン層１２を酸化して酸化膜１４を形
成し、この酸化膜１４で多結晶シリコン層１２を分離す
る。

次に第１図（ｆ）に示すように窒化ケイ素膜８Ａを除い
たのち、酸化膜１４及びフォトレジストをマスクにして
、Ｐ型不純物、たとえばボロンを拡散してコンタクト用
のＰ型不純物層１５Ａ。

１５Ｂを形成する。同様にＰ型不純物層１５Ａ。

１５Ｂ上をマスクし、Ｎ型不純物、たとえばリンを拡散
してＰ型カソード領域６に接するＮ型アノード領域１６
Ａを形成して定電圧ダイオードを形成すると供に、Ｐ型
ベース領域１１内にＮＰＮトランジスタのＮ型エミッタ
領域１６を形成する。

以下第１図（ｇ）に示すように、多結晶シリコン層１２
上に、たとえば白金膜１７を形成した後、酸化膜１８を
形成し、所望の箇所にスルーホールを形成した後、電極
１９を形成して半導体装置を完成させる。

このように本第１の実施例によれば、定電圧ダイオード
のカソード領域を素子分離層より不純物濃度を低く形成
することにより、アノード領域の接合が深くなるため、
定電圧ダイオードのリークは極めて少くなる。

第２図（ａ）〜（ｆ＞は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。

よす第２図（ａ＞に示すように、第１図（ａ）に示した
第１の実施例と同様に処理して、Ｐ型半導体基板１にＮ
＋型の埋込層２を形成し、更にＮ型エピタキシャル層３
を成長した後、熱酸化により酸化膜４を表面に形成する
。次でこの酸化ｐｌＡ４に開口部を形成したのちＰ型不
純物を導入し、押込酸化を行ないＰ型素子分離層５及び
このＰ型素子分離層５より不純物濃度の低い定電圧ダイ
オードのＰ型カソード領域６を形成する。

次に第２図（ｂ）に示すように、酸化膜４の一部をフォ
トリングラフィで取り除いた後、この酸化膜４をマスク
にＰ型不純物、たとえばホウ素を加速電圧３０ｋｅｖ、
　ドーズ量８　Ｘ　１０　”ｃｍ−２の条件でイオン注
入し、ＮＰＮトランジスタのＰ型ベース領域１１Ａを形
成する。

次に第２図（ｃ）に示すように、酸化膜４を全面除去し
た後、薄い酸化膜７Ａと窒化ケイ素膜８Ｂとを順次形成
した後、フォトリソグラフィで所望の位置の窒化ケイ素
Ｍ８Ｂを除去する。次で、再びフォトリソグラフィで、
Ｎ型不純物領域を形成する部分のみ窒化ケイ素膜８Ｂ下
の酸化Ｍ７Ａを取り除く。

次に第２図（ｄ）に示すように、多結晶シリコン層１２
Ａを全面に成長させた後、Ｎ型不純物としてたとえばヒ
素を加速電圧７０ｋｅｖ、　ドーズＮ　Ｉ　Ｘ　１０１
６ｃｍ−２の条件でイオン注入する。

次に第２図（ｅ）に示すように、たとえば９５０°Ｃの
Ｎ２雰囲気中で３０分熱処理して、ＮＰＮトランジスタ
のＮ型エミッタ領域２６と定電圧ダイオードのＮ型アノ
ード領域２６Ａを形成した後、これらＮ型不純物領域上
の多結晶シリコン層１２Ａを残し他を除去する０次で、
たとえばフッ素等の液で、窒化ケイ素膜８Ｂが取り除い
である部分の酸化膜７Ａを収り除く。

以下第２図（ｆ）に示すように電極１つをＰ型不純物領
域上と多結晶シリコン層上に形成し半導体装置を完成さ
せる。

本第２の実施例においてもアノード領域の接合か深くな
るため、定電圧ダイオードのリークは少くなる。更に第
１の実施例に比ベニ程が簡単になるという利点がある。

〔発明の効果〕

以上説明したように本発明は、素子分ＭＪＷを形成後、
定電圧ダイオードの第１の領域を素子分離層の不純物濃
度より低く形成することにより、多結晶シリコン層を通
してバイポーラトランジスタのエミッタ領域と同時に形
成する、定電圧ダイオードの第２の領域の接合をより深
く形成できるため、定電圧ダイオードのリークをなくす
ことができる効果がある。

【図面の簡単な説明】

第１図及び第２図は、本発明の第１及び第２の実施例を
説明するための半導体チップの断面図、第３図は従来の
半導体装置の断面図である。 １・・・Ｐ型半導体基板、２・・・Ｎ＋型埋込層　３・
・・Ｎ型エピタキシャル層、４・・・酸化膜、５・・・
Ｐ型素子分離層、６・・・Ｐ型カソード領域、７，７Ａ
・・・酸化膜、８．８Ａ、８Ｂ・・・窒化ケイ素膜、９
・・・フィールド酸化膜、１０・・・フォトレジスト膜
、１１゜１１Ａ・・・Ｐ型ベース領域、１２．１２Ａ・
・・多結晶シリコン層、１４・・・酸化膜、１５Ａ、１
５Ｂ・・・Ｐ型不純物層、１６・・・Ｎ型エミッタ領域
、１６Ａ・・・Ｎ型アノード領域、１７・・・白金膜、
１８・・・酸化膜、１つ・・電極、２６・・・Ｎ型エミ
ッタ領域、２６Ａ・・・Ｎ型アノード領域。

Claims (1)

【特許請求の範囲】
1. 　一導電型半導体基板上に逆導電型エピタキシャル層を
   形成したのち該エピタキシャル層に一導電型素子分離領
   域を形成する工程と、前記エピタキシャル層中に前記素
   子分離領域より一導電型不純物濃度の低い定電圧ダイオ
   ードの第１の領域とバイポーラトランジスタの一導電型
   ベース領域とを形成する工程と、全面に多結晶シリコン
   層を形成したのち該多結晶シリコン層を通して逆導電型
   不純物をイオン注入し前記第１の領域に接する第２の領
   域を形成すると同時に前記ベース領域にエミッタ領域を
   形成する工程とを含むことを特徴とする半導体装置の製
   造方法。