JPH01202920A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH01202920A JPH01202920A JP63029434A JP2943488A JPH01202920A JP H01202920 A JPH01202920 A JP H01202920A JP 63029434 A JP63029434 A JP 63029434A JP 2943488 A JP2943488 A JP 2943488A JP H01202920 A JPH01202920 A JP H01202920A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- circuit
- signals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路に関し、特に半導体集積回路で構成さ
れる多大カー多出力の論理回路に関する。
れる多大カー多出力の論理回路に関する。
従来、この種の論理回路は、多入力信号で構成された論
理を出力する第１の回路と、他に多入力信号の反転信号
を出力する第２の回路とで構成されていた。
理を出力する第１の回路と、他に多入力信号の反転信号
を出力する第２の回路とで構成されていた。
第５図は従来の論理回路の一例を示す回路図である。
第５図に示すように、入力信号Ａ、Ｂの否定論理和をと
り、出力信号０１を出力するＰチャネル型のトランジス
タ６．７とＮチャネル型のトランジスタ８．９とから成
るＮＯＲ回路と、入力信号Ａの否定論理をとり出力信号
０２を出力するＰチャネル型のトランジスタ１０とＮチ
ャネル型のトランジスタ１１とから成るＮＯＴ回路とか
ら構成される。
り、出力信号０１を出力するＰチャネル型のトランジス
タ６．７とＮチャネル型のトランジスタ８．９とから成
るＮＯＲ回路と、入力信号Ａの否定論理をとり出力信号
０２を出力するＰチャネル型のトランジスタ１０とＮチ
ャネル型のトランジスタ１１とから成るＮＯＴ回路とか
ら構成される。
第６図は第５図の論理回路の真理値を示す図である。
上述した従来の論理回路は、多入力信号で構成された論
理を出力する以外に、更に、入力信号のうちの任意の入
力信号の反転信号をとり出す場合、別にその任意の入力
信号の反転信号を出力するための回路が必要になるとい
う欠点がある。
理を出力する以外に、更に、入力信号のうちの任意の入
力信号の反転信号をとり出す場合、別にその任意の入力
信号の反転信号を出力するための回路が必要になるとい
う欠点がある。
本発明の論理回路は、多入力信号で構成された論理を出
力する半導体集積回路であり該半導体集積回路のうち縦
積ｌ・ラジスタで電源に一番近い第１のトランジスタと
前記第１のトランジスタと同じゲート入力を持ち相補の
関係にある第２のトランジスタとで前記ゲート入力の反
転信号を出力する回路を含んで構成される。
力する半導体集積回路であり該半導体集積回路のうち縦
積ｌ・ラジスタで電源に一番近い第１のトランジスタと
前記第１のトランジスタと同じゲート入力を持ち相補の
関係にある第２のトランジスタとで前記ゲート入力の反
転信号を出力する回路を含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の回路図である。
第１図に示すように、入力信号Ａ、Ｂに対する否定論理
和をとり出力信号０＋とじて出力するＮＯＲ回路と、Ｎ
ＯＲ回路の一部を構成する縦積トランジスタで電源に一
番近いＰチャネル型の第１のトランジスタ１とトランジ
スタ１と同じゲート入力を持ち相補の関係にあるＮチャ
ネル型の第２のトランジスタ５とで構成され、入力信号
Ａの反転論理をとり出力信号０２として出力するＮＯＴ
回路とを含む。
和をとり出力信号０＋とじて出力するＮＯＲ回路と、Ｎ
ＯＲ回路の一部を構成する縦積トランジスタで電源に一
番近いＰチャネル型の第１のトランジスタ１とトランジ
スタ１と同じゲート入力を持ち相補の関係にあるＮチャ
ネル型の第２のトランジスタ５とで構成され、入力信号
Ａの反転論理をとり出力信号０２として出力するＮＯＴ
回路とを含む。
第２図は第１図の第１の実施例の真理値を示す図である
。
。
第１図及び第２図において、入力信号Ａ、ＢがＡ＝Ｏ，
Ｂ＝０の時、Ｐチャネル型の１−ランジスタ］、２は導
通状態となり、Ｎチャネル型のトランジスタ３，４．５
は非導通状態となり、出力信号Ｏ１はトランジスタ１．
２を通じて“］°°となり、出力信号０２はトランジス
タ１を通じて１”′となる。
Ｂ＝０の時、Ｐチャネル型の１−ランジスタ］、２は導
通状態となり、Ｎチャネル型のトランジスタ３，４．５
は非導通状態となり、出力信号Ｏ１はトランジスタ１．
２を通じて“］°°となり、出力信号０２はトランジス
タ１を通じて１”′となる。
入力信号Ａ、ＢがＡ＝Ｏ，Ｂ＝１の時、トランジスタ１
とトランジスタ４は導通状態となり、トランジスタ２と
トランジスタ３．５は非導通状態となり、出力信号Ｏ１
はトランジスタ４を通して“Ｏ“°となり、出力信号０
２はトランジスタ］を通して１′″となる。
とトランジスタ４は導通状態となり、トランジスタ２と
トランジスタ３．５は非導通状態となり、出力信号Ｏ１
はトランジスタ４を通して“Ｏ“°となり、出力信号０
２はトランジスタ］を通して１′″となる。
入力信号Ａ、ＢがＡ＝１．Ｂ＝Ｏの時、トランジスタ２
とトランジスタ３，５は導通状態となり、トランジスタ
１とトランジスタ４は非導通状態となり、出力信号０１
はトランジスタ３を通して°゛０″となり、出力信号０
２はトランジスタ５を通して′°０”となる。
とトランジスタ３，５は導通状態となり、トランジスタ
１とトランジスタ４は非導通状態となり、出力信号０１
はトランジスタ３を通して°゛０″となり、出力信号０
２はトランジスタ５を通して′°０”となる。
入力信号Ａ、ＢがＡ＝１．Ｂ＝１の時、トランジスタ３
〜５は導通状態となり、トランジスタ１．２は非導通状
態となり、出力信号０１はトランジシスタ３．４を通し
てＯ゛°となり、出力信号０２はトランジスタ５を通し
て０゛となる。
〜５は導通状態となり、トランジスタ１．２は非導通状
態となり、出力信号０１はトランジシスタ３．４を通し
てＯ゛°となり、出力信号０２はトランジスタ５を通し
て０゛となる。
従って、出力信号Ｏは入力信号Ａ、Ｈの否定論理和出力
となり、出力信号０□は入力信号Ａの否定論理出力とな
る。
となり、出力信号０□は入力信号Ａの否定論理出力とな
る。
第３図は本発明の第２の実施例の回路図である。
第３に示すように、入力信号Ａ、Ｂに対する否定論理積
をとり出力信号０１ａとして出力するＮＡＮＤ回路と、
ＮＡＮＤ回路の一部を構成し、入力信号Ａの反転論理を
とり出力信号０２として出力するＮＯＴ回路とを含む。
をとり出力信号０１ａとして出力するＮＡＮＤ回路と、
ＮＡＮＤ回路の一部を構成し、入力信号Ａの反転論理を
とり出力信号０２として出力するＮＯＴ回路とを含む。
第４図は第３図の第２の実施例の真理値を示す図である
。
。
第１図及び第２図において、入力信号Ａ、ＢがＡ＝０．
Ｂ＝Ｏの時、Ｐチャネル型のトランジスタ１．２，１．
３．１６は導通状態となり、Ｎチャネル型のトランジス
タ１４．１５は非導通状態となり、出力信号０１ａはト
ランジスタ１２．１３を通して“°１′°となり、出力
信号０２はトランジスタ１６を通して°゛１″となる。
Ｂ＝Ｏの時、Ｐチャネル型のトランジスタ１．２，１．
３．１６は導通状態となり、Ｎチャネル型のトランジス
タ１４．１５は非導通状態となり、出力信号０１ａはト
ランジスタ１２．１３を通して“°１′°となり、出力
信号０２はトランジスタ１６を通して°゛１″となる。
入力信号Ａ、ＢがＡ＝Ｏ，Ｂ＝１の時、トランジスタ１
２．１６とトランジスタ１４は導通状態となり、トラン
ジスタ１３とトランジスタ１５は非導通状態となり、出
力信号０１８はトランジスタ１２を通して“１′°とな
り、出力信号０２はトランジスタ１６を通して“１“°
となる。
２．１６とトランジスタ１４は導通状態となり、トラン
ジスタ１３とトランジスタ１５は非導通状態となり、出
力信号０１８はトランジスタ１２を通して“１′°とな
り、出力信号０２はトランジスタ１６を通して“１“°
となる。
入力信号Ａ、ＢがＡ＝１．Ｂ＝Ｏの時、トランジスタ１
３とトランジスタ１５は導通状態となり、トランジスタ
１２，１．６とトランジスタ１４は非導通状態となり、
出力信号０，３はトランジスタ１３を通して１°′とな
り、出力信号０２はトランジスタ１５を通して°°０“
′となる。
３とトランジスタ１５は導通状態となり、トランジスタ
１２，１．６とトランジスタ１４は非導通状態となり、
出力信号０，３はトランジスタ１３を通して１°′とな
り、出力信号０２はトランジスタ１５を通して°°０“
′となる。
入力信号Ａ、ＢがＡ＝１．Ｂ＝１の時、トランジスタ１
４．１５は導通状態となり、トランジスタ１２，１３．
１６は非導通状態となり、出力信号０１１はトランジス
タ１４．１５を通して“０°′となり、出力信号０２は
トランジスタ１５を通して“０″となる。
４．１５は導通状態となり、トランジスタ１２，１３．
１６は非導通状態となり、出力信号０１１はトランジス
タ１４．１５を通して“０°′となり、出力信号０２は
トランジスタ１５を通して“０″となる。
従って、出力信号０．１は入力信号Ａ、Ｂの否定論理積
出力となり、出力信号０２は入力信号Ａの否定論理出力
となる。
出力となり、出力信号０２は入力信号Ａの否定論理出力
となる。
以上説明したように本発明は、多入力信号に対する論理
演算を行う半導体集積回路のうち、縦積トランジスタで
電源に一番近いトランジスタを利用し、そのトランジス
タと同じゲート入力を持ち相補の関係にあるトランジス
タと共通の出力信号を持つことにより、多入力信号で構
成された論理を出力し、かつ、縦積トランジスタで電源
に一番近いトランジスタのゲートに入力する信号の反転
信号を出力できる効果がある。
演算を行う半導体集積回路のうち、縦積トランジスタで
電源に一番近いトランジスタを利用し、そのトランジス
タと同じゲート入力を持ち相補の関係にあるトランジス
タと共通の出力信号を持つことにより、多入力信号で構
成された論理を出力し、かつ、縦積トランジスタで電源
に一番近いトランジスタのゲートに入力する信号の反転
信号を出力できる効果がある。
第１図は本発明の第１の実施例の回路図、第２図は第１
図の第１の実施例の真理値を示す図、第３図は本発明の
第２の実施例の回路図、第４図は第３図の第２の実施例
の真理値を示す図、第５図は従来の論理回路の一例の回
路図、第６図は第５図の論理回路の真理値を示す図であ
る。 １．２，６，７，１０，１２，１３．１６・・・Ｐチャ
ネル型のトランジスタ、３〜５，８，９゜１１．１４．
１５・・・Ｎチャネル型のトランジスタ、Ａ、Ｂ・・・
入力信号、０１．Ｏｔ−、Ｏ□・・・出力信号。
図の第１の実施例の真理値を示す図、第３図は本発明の
第２の実施例の回路図、第４図は第３図の第２の実施例
の真理値を示す図、第５図は従来の論理回路の一例の回
路図、第６図は第５図の論理回路の真理値を示す図であ
る。 １．２，６，７，１０，１２，１３．１６・・・Ｐチャ
ネル型のトランジスタ、３〜５，８，９゜１１．１４．
１５・・・Ｎチャネル型のトランジスタ、Ａ、Ｂ・・・
入力信号、０１．Ｏｔ−、Ｏ□・・・出力信号。
Claims (1)
- 多入力信号で構成された論理を出力する半導体集積回路
であり該半導体集積回路のうち縦積トラジスタで電源に
一番近い第１のトランジスタと前記第１のトランジスタ
と同じゲート入力を持ち相補の関係にある第２のトラン
ジスタとで前記ゲート入力の反転信号を出力する回路を
含むことを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029434A JPH01202920A (ja) | 1988-02-09 | 1988-02-09 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029434A JPH01202920A (ja) | 1988-02-09 | 1988-02-09 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202920A true JPH01202920A (ja) | 1989-08-15 |
Family
ID=12276031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63029434A Pending JPH01202920A (ja) | 1988-02-09 | 1988-02-09 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202920A (ja) |
-
1988
- 1988-02-09 JP JP63029434A patent/JPH01202920A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0241211B2 (ja) | ||
| US4749886A (en) | Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate | |
| JPS6169215A (ja) | プログラマブル・ロジツク・アレイ | |
| US4706266A (en) | Dual mode-increment/decrement N-bit counter register | |
| JPS5928986B2 (ja) | 半導体集積回路 | |
| JPH01202920A (ja) | 論理回路 | |
| JPH01276915A (ja) | 論理回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JP2830244B2 (ja) | トライステートバッファ回路 | |
| JPS61212118A (ja) | 一致検出回路 | |
| JPH05300007A (ja) | ２入力ｏｒ回路 | |
| JPH03280294A (ja) | 半導体集積回路装置のメモリセル回路 | |
| JP3137629B2 (ja) | 桁上げ‐セーブ算術演算機構に対する加算器セル | |
| JPH0431630Y2 (ja) | ||
| JPS62231521A (ja) | 半導体集積回路 | |
| JP2599396B2 (ja) | 排他的論理回路 | |
| JPH0638227B2 (ja) | 比較論理回路 | |
| UST956003I4 (en) | Interconnect logic for a serial processor | |
| KR0161496B1 (ko) | 트랜지스터 수가 감소된 3개 입력을 갖는 배타적 노아 게이트 | |
| JPH01135224A (ja) | ラッチ回路 | |
| JP2712432B2 (ja) | 多数決論理回路 | |
| JPH05300006A (ja) | ２入力ａｎｄ回路 | |
| JPS63234627A (ja) | 出力回路 | |
| JPH0377537B2 (ja) | ||
| JPH01295527A (ja) | 選択回路 |