JPH01204461A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01204461A JPH01204461A JP2799688A JP2799688A JPH01204461A JP H01204461 A JPH01204461 A JP H01204461A JP 2799688 A JP2799688 A JP 2799688A JP 2799688 A JP2799688 A JP 2799688A JP H01204461 A JPH01204461 A JP H01204461A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion region
- resistor
- parasitic
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims description 51
- 230000003071 parasitic effect Effects 0.000 abstract description 37
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路、特にクロスオーバ配線体の近
傍に抵抗体が形成されている場合の寄生トランジスタに
よる誤動作を防止する構造に関するものである。
傍に抵抗体が形成されている場合の寄生トランジスタに
よる誤動作を防止する構造に関するものである。
従来の技術
従来の半導体集積回路の一例を第４図に示した平面図と
、第５図に示した第４図のＢ−Ｂ ’線に沿った断面図
と、第６図に示したこれらの構造の等価回路図を参照し
て説明する。
、第５図に示した第４図のＢ−Ｂ ’線に沿った断面図
と、第６図に示したこれらの構造の等価回路図を参照し
て説明する。
半導体集積回路において、図に示すように、配線層間が
交差する場合、クロスオーバ配線体が抵抗体の近くに形
成される場合がある。第４図と第６図において、１はＮ
形のエピタキシャル層、２はＰ形の抵抗体、３はＰ形の
抵抗体２と外部接続端子４を接続する配線層、５はＰ形
の拡散領域５１内にＮ形の拡散領域５２を設けたクロス
オーバ配縁体、６はクロスオーバ配線体５に接続された
配線層、８はＰ形の半導体基板である。
交差する場合、クロスオーバ配線体が抵抗体の近くに形
成される場合がある。第４図と第６図において、１はＮ
形のエピタキシャル層、２はＰ形の抵抗体、３はＰ形の
抵抗体２と外部接続端子４を接続する配線層、５はＰ形
の拡散領域５１内にＮ形の拡散領域５２を設けたクロス
オーバ配縁体、６はクロスオーバ配線体５に接続された
配線層、８はＰ形の半導体基板である。
上記構成において、Ｐ形の抵抗体２とＮ形のエピタキシ
ャル層１及びＰ形の拡散領域５１により寄生ＰＮＰ ト
ランジスタ１０が構成されると共に、Ｎ形エピタキシャ
ル層１とＰ形の拡散領域５１の内にＮ形の拡散領域５２
を設けたクロスオーバ配線体５により寄生ＮＰＮ）ラン
ジスタ１１が構成される。これらの寄生トランジスタに
よって形成された等価回路図を第６図に示す。ところで
、Ｎ形エピタキシャル層１の電位をＰ形抵抗体２及びク
ロスオーバ配線体５の電位よりも高（して用いるのが一
般的である。このため、寄生ＰＮＰトランジスタや寄生
ＮＰＮ トランジスタが構成されても、それらの寄生ト
ランジスタは動作しないために何んら問題はない。
ャル層１及びＰ形の拡散領域５１により寄生ＰＮＰ ト
ランジスタ１０が構成されると共に、Ｎ形エピタキシャ
ル層１とＰ形の拡散領域５１の内にＮ形の拡散領域５２
を設けたクロスオーバ配線体５により寄生ＮＰＮ）ラン
ジスタ１１が構成される。これらの寄生トランジスタに
よって形成された等価回路図を第６図に示す。ところで
、Ｎ形エピタキシャル層１の電位をＰ形抵抗体２及びク
ロスオーバ配線体５の電位よりも高（して用いるのが一
般的である。このため、寄生ＰＮＰトランジスタや寄生
ＮＰＮ トランジスタが構成されても、それらの寄生ト
ランジスタは動作しないために何んら問題はない。
発明が解決しようとする課題
このような従来の半導体集積回路では、Ｎ形のエピタキ
シャル層１の電位が回路の何んらかの都合でＰ形の抵抗
体２よりも下がった場合、Ｐ形の抵抗体２とＮ形のエピ
タキシャル層１及びＰ形の拡散領域５１内にＮ形の拡散
領域５２を設けたクロスオーバ配線体５とで構成された
寄生ＰＮＰ ）ランジスタおよび寄生ＮＰＮトランジス
タが動作し、Ｐ形の抵抗体２からＮ形エピタキシャル層
１を通り、Ｐ形の拡散領域５１に向かって電流が流れる
。そして、この寄生ＰＮＰ トランジスタによって発生
した電流が、寄生ＮＰＮトランジスタのベースを形成す
るＰ形の拡散領域５１に流れると、Ｎ形エピタキシャル
層１より、クロスオーバ配線体５に電流が流れ、クロス
オーバ配線体５に接続された配線層６に流れ出る。この
ため配線層６の電位が変動するという問題があった。本
発明は、このような従来の問題点を解決するもので、Ｎ
形エピタキシャル層１の電位が下がっても、寄生ＰＮＰ
トランジスタや寄生ＮＰＮ トランジスタの影響を全
く受けない半導体集積回路を提供することを目的とする
ものである。
シャル層１の電位が回路の何んらかの都合でＰ形の抵抗
体２よりも下がった場合、Ｐ形の抵抗体２とＮ形のエピ
タキシャル層１及びＰ形の拡散領域５１内にＮ形の拡散
領域５２を設けたクロスオーバ配線体５とで構成された
寄生ＰＮＰ ）ランジスタおよび寄生ＮＰＮトランジス
タが動作し、Ｐ形の抵抗体２からＮ形エピタキシャル層
１を通り、Ｐ形の拡散領域５１に向かって電流が流れる
。そして、この寄生ＰＮＰ トランジスタによって発生
した電流が、寄生ＮＰＮトランジスタのベースを形成す
るＰ形の拡散領域５１に流れると、Ｎ形エピタキシャル
層１より、クロスオーバ配線体５に電流が流れ、クロス
オーバ配線体５に接続された配線層６に流れ出る。この
ため配線層６の電位が変動するという問題があった。本
発明は、このような従来の問題点を解決するもので、Ｎ
形エピタキシャル層１の電位が下がっても、寄生ＰＮＰ
トランジスタや寄生ＮＰＮ トランジスタの影響を全
く受けない半導体集積回路を提供することを目的とする
ものである。
課題を解決するための手段
上記問題点を解決するための本発明の半導体集積回路は
、Ｐ形の半導体基板の上に形成されたＮ形のエピタキシ
ャル層を分離した島領域内に、Ｐ形の抵抗体と、Ｐ形の
第１の拡散領域内にＮ形の第２拡散領域を設けたクロス
オーバ配線体とを備えるとともに、時には前記抵抗体と
前記クロスオーバ配線体の間にＰ形の第３の拡散領域を
設け、同Ｐ形の第３の拡散領域と前記クロスオーバ配線
体のＰ形の第１の拡散領域を前記半導体基板と接続する
ものである。
、Ｐ形の半導体基板の上に形成されたＮ形のエピタキシ
ャル層を分離した島領域内に、Ｐ形の抵抗体と、Ｐ形の
第１の拡散領域内にＮ形の第２拡散領域を設けたクロス
オーバ配線体とを備えるとともに、時には前記抵抗体と
前記クロスオーバ配線体の間にＰ形の第３の拡散領域を
設け、同Ｐ形の第３の拡散領域と前記クロスオーバ配線
体のＰ形の第１の拡散領域を前記半導体基板と接続する
ものである。
作用
この構成によって、Ｎ形エピタキシャル層の電位が、Ｐ
形の抵抗体よりも下がって、寄生ＰＮＰトランジスタが
動作して電流が流れても、この電流を半導体基板に流し
出すため、寄生ＮＰＮ トランジスタのベースに電流が
供給されず、クロスオーバ配線体に電流が流れるのを阻
止することができる。
形の抵抗体よりも下がって、寄生ＰＮＰトランジスタが
動作して電流が流れても、この電流を半導体基板に流し
出すため、寄生ＮＰＮ トランジスタのベースに電流が
供給されず、クロスオーバ配線体に電流が流れるのを阻
止することができる。
実施例
以上、本発明半導体集積回路の実施例を第１図に示した
平面図と、第２図に示した第１図のＡ−Ａ′線に沿った
断面図と、第３図に示したこれらの構造による等価回路
図を参照して説明する。
平面図と、第２図に示した第１図のＡ−Ａ′線に沿った
断面図と、第３図に示したこれらの構造による等価回路
図を参照して説明する。
この半導体集積回路は、Ｐ形半導体基板８の上に形成さ
れたエピタキシャル層１を分離領域９により分離して島
領域が形成され、この島領域の中にＰ形の抵抗体２と、
Ｐ形の分離領域９にまで延圧したＰ形の拡散領域５１と
この拡散領域内に形成されたＮ形の拡散領域５２で構成
されたクロスオーバ配線体５と、Ｐ形の抵抗体２とクロ
スオーバ配線体５との間に、Ｐ形の分離領域９にまで延
圧したＰ形の拡散領域７が形成され、抵抗体２に配線層
３が、クロスオーバ配線体５に配線層６が接続された構
成である。なお４は外部接続端子である。また、クロス
オーバ配線体５の上に交差する配線層は図面をわかりや
すくするため省略されている。
れたエピタキシャル層１を分離領域９により分離して島
領域が形成され、この島領域の中にＰ形の抵抗体２と、
Ｐ形の分離領域９にまで延圧したＰ形の拡散領域５１と
この拡散領域内に形成されたＮ形の拡散領域５２で構成
されたクロスオーバ配線体５と、Ｐ形の抵抗体２とクロ
スオーバ配線体５との間に、Ｐ形の分離領域９にまで延
圧したＰ形の拡散領域７が形成され、抵抗体２に配線層
３が、クロスオーバ配線体５に配線層６が接続された構
成である。なお４は外部接続端子である。また、クロス
オーバ配線体５の上に交差する配線層は図面をわかりや
すくするため省略されている。
Ｐ形の拡散領域７の一部をＰ形の分離領域９まで延圧さ
せることによりＰ形の半導体基板８に接続させる。Ｎ形
のエピタキシャル層１の電位がＰ形の抵抗体２の電位よ
りも下がった場合に、Ｐ形の抵抗体２とＮ形のエピタキ
シャル層１及びＰ形の拡散領域７とでできる第１の寄生
ＰＮＰトランジスタ１０によりＰ形の抵抗体２からＮ形
エピタキシャル層１に流れる電流をＰ形の拡散領域７を
通して半導体基板８に流してやることにより、他の素子
への電流供給を停止させる。Ｐ形の拡散領域７と同様に
、Ｎ形のエピタキシャル層１内に構成されたＰ形の拡散
領域５１もこの一部を分離領域９に延圧させることによ
り半導体基板８と接続させる。ここでＰ形の拡散領域７
とＮ形のエピタキシャル層１及びＰ形の拡散領域５１と
で第２の寄生ＰＮＰ トランジスタ１２が、また、Ｎ形
エピタキシャル層１とＰ形拡散領域５１と、この中に形
成されたＮ形の拡散領域５２とで構成されたクロスオー
バ配線体５とで寄生ＮＰＮ トランジスタ１１が構成さ
れる。しかし、第１の寄生ＰＮＰ トランジスタ１０の
効果によりＰ形の拡散領域７を通して半導体基板８へほ
とんどの電流が流れるが、仮に一部の電流が第２の寄生
ＰＮＰ トランジスタ１２へ流れ込んでも、Ｐ形の拡散
領域５１を通して半導体基板８へ電流が流れるため、寄
生ＮＰＮ トランジスタには電流が流れず、クロスオー
バ配線体５に接続された配線層６の電位はＮ形゛のエピ
タキシャル層１の電位がＰ形の抵抗体２よりも電位が下
がっても、寄生ＰＮＰ トランジスタや寄生ＮＰＮトラ
ンジスタの影響を全く受けない。
せることによりＰ形の半導体基板８に接続させる。Ｎ形
のエピタキシャル層１の電位がＰ形の抵抗体２の電位よ
りも下がった場合に、Ｐ形の抵抗体２とＮ形のエピタキ
シャル層１及びＰ形の拡散領域７とでできる第１の寄生
ＰＮＰトランジスタ１０によりＰ形の抵抗体２からＮ形
エピタキシャル層１に流れる電流をＰ形の拡散領域７を
通して半導体基板８に流してやることにより、他の素子
への電流供給を停止させる。Ｐ形の拡散領域７と同様に
、Ｎ形のエピタキシャル層１内に構成されたＰ形の拡散
領域５１もこの一部を分離領域９に延圧させることによ
り半導体基板８と接続させる。ここでＰ形の拡散領域７
とＮ形のエピタキシャル層１及びＰ形の拡散領域５１と
で第２の寄生ＰＮＰ トランジスタ１２が、また、Ｎ形
エピタキシャル層１とＰ形拡散領域５１と、この中に形
成されたＮ形の拡散領域５２とで構成されたクロスオー
バ配線体５とで寄生ＮＰＮ トランジスタ１１が構成さ
れる。しかし、第１の寄生ＰＮＰ トランジスタ１０の
効果によりＰ形の拡散領域７を通して半導体基板８へほ
とんどの電流が流れるが、仮に一部の電流が第２の寄生
ＰＮＰ トランジスタ１２へ流れ込んでも、Ｐ形の拡散
領域５１を通して半導体基板８へ電流が流れるため、寄
生ＮＰＮ トランジスタには電流が流れず、クロスオー
バ配線体５に接続された配線層６の電位はＮ形゛のエピ
タキシャル層１の電位がＰ形の抵抗体２よりも電位が下
がっても、寄生ＰＮＰ トランジスタや寄生ＮＰＮトラ
ンジスタの影響を全く受けない。
なお、実施例ではＰ形の拡散領域７を設けた構造を説明
したが、Ｐ形の拡散領域７を省略しても、Ｐ形の拡散領
域５１を半導体基板８に接続してあればよい。この場合
、Ｎ形のエピタキシャル層１の電位が抵抗体２よりも電
位が下がって、寄生ＰＮＰトランジスタ１０により抵抗
体２よりＰ形の拡散領域５１へ電流が流れ込んでも半導
体基板８に電流が流れ出るので寄生ＮＰＮ トランジス
タ１１には電流が流れず同様の効果がある。
したが、Ｐ形の拡散領域７を省略しても、Ｐ形の拡散領
域５１を半導体基板８に接続してあればよい。この場合
、Ｎ形のエピタキシャル層１の電位が抵抗体２よりも電
位が下がって、寄生ＰＮＰトランジスタ１０により抵抗
体２よりＰ形の拡散領域５１へ電流が流れ込んでも半導
体基板８に電流が流れ出るので寄生ＮＰＮ トランジス
タ１１には電流が流れず同様の効果がある。
また、実施例ではＰ形の抵抗体２よりＮ形のエピタキシ
ャル層１の電位が下がった場合について説明したが、Ｐ
形の抵抗体２の電位がＮ形のエピタキシャル層１より電
位が高くなった場合にも同様の効果がある。
ャル層１の電位が下がった場合について説明したが、Ｐ
形の抵抗体２の電位がＮ形のエピタキシャル層１より電
位が高くなった場合にも同様の効果がある。
また、実施例ではＰ形の抵抗体２とＰ形の拡散領域５１
を半導体基板８に接続するのにそれぞれを分離領域９に
まで延圧していたが、コンタクト窓を形成して配線層に
より接地配線層に接続してもよい。
を半導体基板８に接続するのにそれぞれを分離領域９に
まで延圧していたが、コンタクト窓を形成して配線層に
より接地配線層に接続してもよい。
発明の効果
以上のように本発明の半導体集積回路によれば、半導体
基板に接続されたＰ形の抵抗体およびクロスオーバ配線
体のＰ形の拡散領域の効果によりＮ形のエピタキシャル
層１の電位がクロスオーバ配線体近傍の抵抗体の電位よ
り下がっても、寄生ＰＮＰ トランジスタや寄生ＮＰＮ
トランジスタの影響を受けない半導体集積回路を構成
することができ、誤動作をなくシ、信頼性を高めること
ができる。
基板に接続されたＰ形の抵抗体およびクロスオーバ配線
体のＰ形の拡散領域の効果によりＮ形のエピタキシャル
層１の電位がクロスオーバ配線体近傍の抵抗体の電位よ
り下がっても、寄生ＰＮＰ トランジスタや寄生ＮＰＮ
トランジスタの影響を受けない半導体集積回路を構成
することができ、誤動作をなくシ、信頼性を高めること
ができる。
第１図は本発明の半導体集積回路の一実施例を示す平面
図、第２図は第１図のＡ−Ａ ’線に沿った断面図、第
３図は第１図の等価回路図、第４図は従来の半導体集積
回路の平面図、第５図は第４図のＢ−Ｂ ’線に沿った
断面図、第６図は第４図の等価回路図である。 １・・・・・・Ｎ形のエピタキシャル層、２・・・・・
・Ｐ形の抵抗体、３，６・・・・・・配線層、４・・・
・・・外部接続端子、５・・・・・・クロスオーバ配線
体、５１・・・・・・Ｐ形の拡散領域、５２・・・・・
・Ｎ形の拡散領域、７・・・・・・Ｐ形の拡散領域、８
・・・・・・半導体基板、９・・・・・・分離領域、１
０・・・・・・第１の寄生ＰＮＰ トランジスタ、１１
・・・・・・寄生ＮＰＮトランジスタ、１２・・・・・
・第２の寄生ＰＮＰ トランジスタ。 代理人の氏名 弁理士 中尾敏男 ほか１名派
派 ！？ 法
図、第２図は第１図のＡ−Ａ ’線に沿った断面図、第
３図は第１図の等価回路図、第４図は従来の半導体集積
回路の平面図、第５図は第４図のＢ−Ｂ ’線に沿った
断面図、第６図は第４図の等価回路図である。 １・・・・・・Ｎ形のエピタキシャル層、２・・・・・
・Ｐ形の抵抗体、３，６・・・・・・配線層、４・・・
・・・外部接続端子、５・・・・・・クロスオーバ配線
体、５１・・・・・・Ｐ形の拡散領域、５２・・・・・
・Ｎ形の拡散領域、７・・・・・・Ｐ形の拡散領域、８
・・・・・・半導体基板、９・・・・・・分離領域、１
０・・・・・・第１の寄生ＰＮＰ トランジスタ、１１
・・・・・・寄生ＮＰＮトランジスタ、１２・・・・・
・第２の寄生ＰＮＰ トランジスタ。 代理人の氏名 弁理士 中尾敏男 ほか１名派
派 ！？ 法
Claims (2)
- （１）一導電形の半導体基板の上に形成された逆導電形
のエピタキシャル層を分離した島領域の内に、一導電形
の抵抗体と、一導電形の第１の拡散領域と同第１の拡散
領域内に形成された逆導電形の第２の拡散領域とで構成
されたクロスオーバ配線体を備えるとともに、前記第１
の拡散領域を前記半導体基板に接続したことを特徴とす
る半導体集積回路。 - （２）一導電形の半導体基板の上に形成された逆導電形
のエピタキシャル層を分離した島領域の内に、一導電形
の抵抗体と、一導電形の第１の拡散領域と同第１の拡散
領域内に形成された逆導電形の第２の拡散領域とで構成
されたクロスオーバ配線体と、前記抵抗体と前記クロス
オーバ配線体の間に形成された一導電形の第３の拡散領
域を備えるとともに、前記第１の拡散領域と前記第３の
拡散領域を前記半導体基板に接続したことを特徴とする
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2799688A JPH01204461A (ja) | 1988-02-09 | 1988-02-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2799688A JPH01204461A (ja) | 1988-02-09 | 1988-02-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01204461A true JPH01204461A (ja) | 1989-08-17 |
Family
ID=12236432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2799688A Pending JPH01204461A (ja) | 1988-02-09 | 1988-02-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01204461A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50156383A (ja) * | 1974-06-05 | 1975-12-17 | ||
| JPS59225544A (ja) * | 1983-06-06 | 1984-12-18 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPS61144846A (ja) * | 1984-12-18 | 1986-07-02 | Toshiba Corp | 大規模集積回路装置 |
-
1988
- 1988-02-09 JP JP2799688A patent/JPH01204461A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50156383A (ja) * | 1974-06-05 | 1975-12-17 | ||
| JPS59225544A (ja) * | 1983-06-06 | 1984-12-18 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPS61144846A (ja) * | 1984-12-18 | 1986-07-02 | Toshiba Corp | 大規模集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH025532A (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| JPH0550852B2 (ja) | ||
| JPH0318347B2 (ja) | ||
| JPH01204461A (ja) | 半導体集積回路 | |
| JPH0618253B2 (ja) | 半導体集積回路 | |
| US4547743A (en) | Variable resistance gain control integrated circuit | |
| JP3179630B2 (ja) | エピタキシャル・タブ・バイアス構体及び集積回路 | |
| JPH0244759A (ja) | 半導体集積回路装置 | |
| JPH02237311A (ja) | Ｎｐｎ逆ベータ感度を減少させたフィードホワードダーリントン回路 | |
| JPS61150229A (ja) | 集積回路 | |
| JPS5886769A (ja) | 横型ｐｎｐトランジスタ | |
| JPH0691194B2 (ja) | 半導体集積回路の寄生効果防止方法 | |
| JPS61208863A (ja) | Ｃｍｏｓ半導体装置 | |
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| JPS61255065A (ja) | スイツチングトランジスタ | |
| JPS626658B2 (ja) | ||
| JPS5956757A (ja) | 半導体装置 | |
| JPS59191346A (ja) | 半導体集積回路 | |
| JPS5882559A (ja) | 半導体集積回路装置 | |
| JPH04323860A (ja) | 半導体集積回路 | |
| JPH0520344U (ja) | 半導体装置 | |
| JPS6086857A (ja) | 半導体集積回路 | |
| JPH09232440A (ja) | 半導体集積回路装置 | |
| JPS63314865A (ja) | 半導体装置 | |
| JPS62252163A (ja) | 半導体集積回路 |