JPH01207969A - 電力用トランジスタ - Google Patents
電力用トランジスタInfo
- Publication number
- JPH01207969A JPH01207969A JP63033474A JP3347488A JPH01207969A JP H01207969 A JPH01207969 A JP H01207969A JP 63033474 A JP63033474 A JP 63033474A JP 3347488 A JP3347488 A JP 3347488A JP H01207969 A JPH01207969 A JP H01207969A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- resistance
- lead wire
- added
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチエミッタ構造またはメンシュエミッタ
構造のように多数個のトランジスタセルを１枚の半導体
基板に集合させ、各トランジスタのエミッタにエミッタ
電流のバランスをとるためのエミッタバラスト抵抗が付
加されている電力用トランジスタに関する。
構造のように多数個のトランジスタセルを１枚の半導体
基板に集合させ、各トランジスタのエミッタにエミッタ
電流のバランスをとるためのエミッタバラスト抵抗が付
加されている電力用トランジスタに関する。
電力用トランジスタの場合、エミッタ領域は複数個に分
割され、各々にエミッタ電極を設ける。
割され、各々にエミッタ電極を設ける。
この複数のエミッタ電極をエミッタ端子と接続するには
、例えばＭ線を用いる金属細線をボンディングすること
によって行われる。第２図は電力用トランジスタの平面
図で、シリコンチップ１にはベース領域中に４個の工゛
ミッタ領域が形成された例で、ベース電極３とベース端
子６とは１本のリード線５０で接続されているのに対し
、エミッタ電極２１’、２２’とエミッタ端子４とは長
いリード線５１で、エミッタ電極２３．２４ とエミッ
タ端子４とは短いリード線５２で接続されている。第３
図はダーリントントランジスタの平面図で前段トランジ
スタのベース電極３とベース端子６とは１本のリード線
５０で接続され、後段トランジスタのエミッタ電極７１
゜７２は長いリード線５１で、エミッタ電極７３．７４
は短いリード線５２で出力端子４と接続されている。
、例えばＭ線を用いる金属細線をボンディングすること
によって行われる。第２図は電力用トランジスタの平面
図で、シリコンチップ１にはベース領域中に４個の工゛
ミッタ領域が形成された例で、ベース電極３とベース端
子６とは１本のリード線５０で接続されているのに対し
、エミッタ電極２１’、２２’とエミッタ端子４とは長
いリード線５１で、エミッタ電極２３．２４ とエミッ
タ端子４とは短いリード線５２で接続されている。第３
図はダーリントントランジスタの平面図で前段トランジ
スタのベース電極３とベース端子６とは１本のリード線
５０で接続され、後段トランジスタのエミッタ電極７１
゜７２は長いリード線５１で、エミッタ電極７３．７４
は短いリード線５２で出力端子４と接続されている。
第４図は後段トランジスタのエミッタ領域が前段トラン
ジスタのベース領域をはさんで３個ずつ、計６個設けら
れたダーリントントランジスタの例で、後段トランジス
タのエミッタ電極７１，７２．７３が長いリード線５１
で、エミッタ電極７４．７５．７６が短いリード線５２
で出力端子４に接続されている。一方、各エミッタにエ
ミッタのバランスをとるためのバラスト抵抗を付加し、
安全動作領域を拡大することは公知である。
ジスタのベース領域をはさんで３個ずつ、計６個設けら
れたダーリントントランジスタの例で、後段トランジス
タのエミッタ電極７１，７２．７３が長いリード線５１
で、エミッタ電極７４．７５．７６が短いリード線５２
で出力端子４に接続されている。一方、各エミッタにエ
ミッタのバランスをとるためのバラスト抵抗を付加し、
安全動作領域を拡大することは公知である。
一つの半導体基板に形成された複数のエミッタ領域と基
板の一方の側に配置されたエミッタ端子とをリード線で
接続する場合、第２．第３．第４図に示し、たようにエ
ミッタ端子より遠いエミッタ領域上の電極へのリード線
５１は長くなり、反対に近いエミッタ領域上の電極への
リード線５２は短くなる。導電材料のＭの場合でも２．
７ Ｘｌ０−６Ω（２）の抵抗率を持つため０．３ ｔ
ｓの直径のＭ細線では１ｃｍで３．８ｍΩの抵抗をもち
、ＩＯＡの電流が流れると３８ｍＶの電圧降下が生ずる
。従って抵抗の小さい短いリード線に電流が流れやすく
、半導体基板内の電流分布が均一ではなくなり、極端の
場合には短いリード線で接続されるエミッタ領域が破壊
することがあった。
板の一方の側に配置されたエミッタ端子とをリード線で
接続する場合、第２．第３．第４図に示し、たようにエ
ミッタ端子より遠いエミッタ領域上の電極へのリード線
５１は長くなり、反対に近いエミッタ領域上の電極への
リード線５２は短くなる。導電材料のＭの場合でも２．
７ Ｘｌ０−６Ω（２）の抵抗率を持つため０．３ ｔ
ｓの直径のＭ細線では１ｃｍで３．８ｍΩの抵抗をもち
、ＩＯＡの電流が流れると３８ｍＶの電圧降下が生ずる
。従って抵抗の小さい短いリード線に電流が流れやすく
、半導体基板内の電流分布が均一ではなくなり、極端の
場合には短いリード線で接続されるエミッタ領域が破壊
することがあった。
このような電流のアンバランスは、各エミッタに付加す
るバランス抵抗の値を著しく大きくすれば軽減できるが
、それらの抵抗における損失も著しく大きくなる。
るバランス抵抗の値を著しく大きくすれば軽減できるが
、それらの抵抗における損失も著しく大きくなる。
本発明の課題は、バラスト抵抗のおける損失を抑制しな
がら各エミッタ電流のバランスを改善し、安全動作領域
を拡大させた電力用トランジスタを提供することにあっ
た。
がら各エミッタ電流のバランスを改善し、安全動作領域
を拡大させた電力用トランジスタを提供することにあっ
た。
〔課題を解決するための手段］
上記の課題を解決するために、本発明は、一つの半導体
基板に複数個のエミッタ領域が設けられ、各エミッタ領
域上の電極とエミッタ端子との接続はリード線で行われ
、かつエミッタ領域とエミッタ端子間にエミッタハラス
ト抵抗が付加される電力用トランジスタにおいて、エミ
ッタバラスト抵抗の値が接続リード線の短いエミッタ領
域では大きく、接続リード線の長いエミッタ領域では小
さいものとする。
基板に複数個のエミッタ領域が設けられ、各エミッタ領
域上の電極とエミッタ端子との接続はリード線で行われ
、かつエミッタ領域とエミッタ端子間にエミッタハラス
ト抵抗が付加される電力用トランジスタにおいて、エミ
ッタバラスト抵抗の値が接続リード線の短いエミッタ領
域では大きく、接続リード線の長いエミッタ領域では小
さいものとする。
エミッタバラスト抵抗の値がリード線の長短による抵抗
の差を相殺するため、すべてのバラスト抵抗を大きくす
ることなしに電流のバランスを改善する。
の差を相殺するため、すべてのバラスト抵抗を大きくす
ることなしに電流のバランスを改善する。
第１図は、第２図に示したトランジスタの等価回路図で
第２図の各部に対応する部分に同一の符号が付されてい
る。９はコレクタ端子である。エミッタ端子４と長いリ
ード線５１で接続されるエミッタ電極２１．２２には小
さい抵抗８１ 、８２が付加され、長いリード線５２で
接続されるエミッタ電極２３ 、２４には大きい抵抗８
３．８４が付加される。抵抗８１．８２の抵抗値をＲ１
，抵抗８３．８４の抵抗値をＲ２とを、リード線５１と
５２の抵抗差をｒとしたとき、Ｒ２−Ｒ，＝ｒとなるよ
うにＲＩ＋ Ｒｚを決める。
第２図の各部に対応する部分に同一の符号が付されてい
る。９はコレクタ端子である。エミッタ端子４と長いリ
ード線５１で接続されるエミッタ電極２１．２２には小
さい抵抗８１ 、８２が付加され、長いリード線５２で
接続されるエミッタ電極２３ 、２４には大きい抵抗８
３．８４が付加される。抵抗８１．８２の抵抗値をＲ１
，抵抗８３．８４の抵抗値をＲ２とを、リード線５１と
５２の抵抗差をｒとしたとき、Ｒ２−Ｒ，＝ｒとなるよ
うにＲＩ＋ Ｒｚを決める。
エミッタハラスト抵抗は第５図のようにして形成できる
。Ｐ形ベース層１１の中に形成されたＮ形エミッタ層１
２の表面には酸化膜１３の開口部においてＭ層が接続し
ているが、Ｍ層には中央部１４と外周部１５の間に間隔
りが設けられている。エミッタ端子と接続のためのＭ線
５は中央部のＭ層１４にボンディングされている。従っ
て、ベース層１１がらエミツタ層に流れ込む電流は低抵
抗のＭ層１５からエミツタ層中の抵抗１６を介してエミ
ッタ端子へ引き出される。それ故、Ｄを変えることによ
り抵抗１６の値が変り、この抵抗をバラスト抵抗８１〜
８４として用いることができる。このほか酸化膜１３上
に多結晶シリコンからなる抵抗膜を成膜し、それをバラ
スト抵抗として用いることもできる。
。Ｐ形ベース層１１の中に形成されたＮ形エミッタ層１
２の表面には酸化膜１３の開口部においてＭ層が接続し
ているが、Ｍ層には中央部１４と外周部１５の間に間隔
りが設けられている。エミッタ端子と接続のためのＭ線
５は中央部のＭ層１４にボンディングされている。従っ
て、ベース層１１がらエミツタ層に流れ込む電流は低抵
抗のＭ層１５からエミツタ層中の抵抗１６を介してエミ
ッタ端子へ引き出される。それ故、Ｄを変えることによ
り抵抗１６の値が変り、この抵抗をバラスト抵抗８１〜
８４として用いることができる。このほか酸化膜１３上
に多結晶シリコンからなる抵抗膜を成膜し、それをバラ
スト抵抗として用いることもできる。
第３図、第４図に示したダーリントントランジスタの場
合 後段トランジスタの長いリード線５１で接続される
エミッタには小さい値のバラスト抵抗を、短いリード線
５２で接続されるエミッタには大きい値のバラスト抵抗
を付加すれは同様に本発明を実施できる。
合 後段トランジスタの長いリード線５１で接続される
エミッタには小さい値のバラスト抵抗を、短いリード線
５２で接続されるエミッタには大きい値のバラスト抵抗
を付加すれは同様に本発明を実施できる。
本発明によれば、各エミッタ領域とエミッタ端子の接続
に用いられるリード線の長短から生ずる抵抗差を各エミ
ッタに付加されるバラスト抵抗の抵抗値により相殺した
結果、複数個のエミッタ領域とエミッタ端子間の抵抗が
同じになり、各エミッタ領域に流れる電流が均一になっ
て安全動作領域の拡がった電力用トランジスタを全エミ
ッタ領域に大きなバラスト抵抗を付加する必要なしに得
ることができる。
に用いられるリード線の長短から生ずる抵抗差を各エミ
ッタに付加されるバラスト抵抗の抵抗値により相殺した
結果、複数個のエミッタ領域とエミッタ端子間の抵抗が
同じになり、各エミッタ領域に流れる電流が均一になっ
て安全動作領域の拡がった電力用トランジスタを全エミ
ッタ領域に大きなバラスト抵抗を付加する必要なしに得
ることができる。
第１図は本発明の一実施例の等価回路図、第２図は第１
図に示した実施例の行われるトランジスタの平面図、第
３図、第４図はいずれも本発明の実施できるダーリント
ントランジスタの平面図、第５図は本発明の実施例で用
いられるバラスト抵抗の一例を示す断面図である。 ２１．２２，２３，２４：エミッタ領域、３：ベース電
極、４：エミッタ領域、５１，５２：リード線、８１．
’ ８２．８’３゜８４＝バラスト抵抗、６：ベース端
子。 ＼ −＼ ＼ リ） ＼ ヘ ヘ ｈ ｌ 第３図 第４図
図に示した実施例の行われるトランジスタの平面図、第
３図、第４図はいずれも本発明の実施できるダーリント
ントランジスタの平面図、第５図は本発明の実施例で用
いられるバラスト抵抗の一例を示す断面図である。 ２１．２２，２３，２４：エミッタ領域、３：ベース電
極、４：エミッタ領域、５１，５２：リード線、８１．
’ ８２．８’３゜８４＝バラスト抵抗、６：ベース端
子。 ＼ −＼ ＼ リ） ＼ ヘ ヘ ｈ ｌ 第３図 第４図
Claims (1)
- （１）一つの半導体基板に複数個のエミッタ領域が設け
られ、各エミッタ領域上の電極とエミッタ端子との接続
がリード線で行われ、かつエミッタ領域とエミッタ端子
間にエミッタバラスト抵抗が付加されるものにおいて、
エミッタバラスト抵抗の値が接続リード線の短いエミッ
タ領域では大きく、接続リード線の長いエミッタ領域で
は小さいことを特徴とする電力用トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033474A JPH01207969A (ja) | 1988-02-16 | 1988-02-16 | 電力用トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033474A JPH01207969A (ja) | 1988-02-16 | 1988-02-16 | 電力用トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01207969A true JPH01207969A (ja) | 1989-08-21 |
Family
ID=12387544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63033474A Pending JPH01207969A (ja) | 1988-02-16 | 1988-02-16 | 電力用トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01207969A (ja) |
-
1988
- 1988-02-16 JP JP63033474A patent/JPH01207969A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259614A (ja) | 電力デバイスの動作温度における事前調整依存性を有するｍｏｓ型電力デバイスの短絡に対する保護装置 | |
| JPS6410101B2 (ja) | ||
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JPS58145152A (ja) | ダ−リントン接続構造のトランジスタ | |
| JP3084474B2 (ja) | 複合半導体素子及びこれを使用した回路装置 | |
| JPH09306997A (ja) | 半導体集積回路装置 | |
| JPH084092B2 (ja) | 半導体装置 | |
| JPS5837960A (ja) | 半導体装置 | |
| JPH01186664A (ja) | 入力回路 | |
| JPS5817667A (ja) | 半導体装置 | |
| JP2919398B2 (ja) | 半導体装置 | |
| JP2792460B2 (ja) | マスタスライスｌｓｉ | |
| JPS6145625Y2 (ja) | ||
| JPH036053A (ja) | トリミング抵抗およびその抵抗値の調整方法 | |
| JPS58182918A (ja) | 電圧分圧回路 | |
| JPH06204372A (ja) | 電力用トランジスタ | |
| JPH05175429A (ja) | 集積化抵抗素子 | |
| JPS5910253A (ja) | 半導体集積回路装置 | |
| JPS62169366A (ja) | 小電流サイリスタ | |
| JPS584463B2 (ja) | シユウセキカハンドウタイロンリカイロ | |
| JPS60211979A (ja) | トランジスタ装置 | |
| JPS61125172A (ja) | トライアツク | |
| JPH05346826A (ja) | 基準電圧発生回路 | |
| JPH05326823A (ja) | 半導体集積回路 | |
| JPH0581171B2 (ja) |