JPH01220304A - 導電性薄膜付き基板とその製造方法 - Google Patents
導電性薄膜付き基板とその製造方法Info
- Publication number
- JPH01220304A JPH01220304A JP4515988A JP4515988A JPH01220304A JP H01220304 A JPH01220304 A JP H01220304A JP 4515988 A JP4515988 A JP 4515988A JP 4515988 A JP4515988 A JP 4515988A JP H01220304 A JPH01220304 A JP H01220304A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- conductive thin
- film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000004528 spin coating Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract 1
- 238000001035 drying Methods 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000609 methyl cellulose Polymers 0.000 description 1
- 239000001923 methylcellulose Substances 0.000 description 1
- 235000010981 methylcellulose Nutrition 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄1t!IELパネル、プラズマディスブー
パネル及び液晶デイスプレーパネル等に利用される、′
4Ti性if付き基板に関するものである。
パネル及び液晶デイスプレーパネル等に利用される、′
4Ti性if付き基板に関するものである。
(従来の技術〕
従来、この種の導電性薄膜付き基板1としては、第3図
(断面図)に示すものがあ′つた。すなわち、例えば1
4”×14”角の主表面を有するガラス基板2の一方の
主表面全面に真空蒸着法又はスパッタリング法等により
、インジウム ティン オキサイド(以下rlTOJと
いう。)からなる透明導電性基膜3を被着したものであ
る。
(断面図)に示すものがあ′つた。すなわち、例えば1
4”×14”角の主表面を有するガラス基板2の一方の
主表面全面に真空蒸着法又はスパッタリング法等により
、インジウム ティン オキサイド(以下rlTOJと
いう。)からなる透明導電性基膜3を被着したものであ
る。
しかしながら従来の導電性薄膜付き基板1では以下のよ
うな問題点があった。
うな問題点があった。
すなわち、基板2の主表面全面上に、導電性薄膜3を被
着していること、換言すれば基板2の外周縁と導電性薄
膜3の外周縁とが一致していることから、導電性薄膜3
を所望のパターンにパターン化したとき、基板2の主表
面外周縁近傍に枠状のml性薄膜パターンが残存してし
まい種々の問題点を生ずる。このことを第3図〜第4図
に基づき説明する。なお、第3図及び第4図は平面図で
ある。先ず、第3図に示すように、導電性薄膜付き基板
1の導電性薄膜3上に、一般にレジスト膜厚の均一性が
優れているといわれているスピンコート法によりポジ型
レジスト膜4(膜厚:1μm)を形成する。しかしなが
ら、このスピンコート法でも、基板2が大きくなると、
基板2の自重が大きくなり(最大で2.5Kg>、その
ため基板2の回転速度を2000rpm以下にしなくて
はスピンコータのモータが破壊する問題点がある。その
ため、2000 r pIIl以下でレジスト膜4を形
成すると、第3図に示すように、基板2の外周縁から2
〜5#l51(Ll)内側に、幅L2が約0.5#aで
、高さHがレジスト膜4の厚さと同様又は2倍程度(例
えば1μll1)である凸状レジスト部分4aがレジス
トの表面張力により枠状に形成されてしまう。そして、
このようなレジスト膜4を、通常の露光量(例えば20
0mJ / ai )で全面露光、現像及び導電性薄膜
3をエツチングすると、第4図に示すように凸状レジス
ト部分4aの下部に位置する導電性薄膜5のところのみ
がエツチングされず残存してしまう。このことから生ず
る問題点をさらに第5図に基づき説明する。第5図にお
いて、−点鎖線A内が所望のパターンを形成する領域X
で二点鎖線[3,0で囲まれた領域Yが、前述した凸状
レジスト部分4aにより形成された残存導電性薄膜パタ
ーン5が残存する領域である。この所望パターン領域X
は、近年基板2の外周縁より内側に2〜3m++(L3
)内側に入ったところまで広がってきており、そのため
、所望パターン領域Xの内側に残存導電性薄膜パターン
5が残存する領域Yが入ってきてしまう。したがって、
所望パターン領域X内に、導電性薄膜3からなる、線状
の所望パターン6を残存して形成しても、その一部6a
(例えば、薄膜ELパネルのときは、外部電極取り付は
用配線パターンとなるもの。)が、枠状の残存導電性薄
膜パターン5と連結してしまい、前述したような薄F3
E Lパネルのときは、所望パターン6の一部6aは
個々に独立しなくなってしまい、ショートとなってしま
う。また、たとえ、残存導電性薄膜パターン5が残存す
る領域Yが、所望パターン領域Xの外側であっても、残
存導電性薄膜パターン5が基板2の外周縁近傍に存在す
ることにより、ソケットなどの外部[1iと接触する可
能性がある。
着していること、換言すれば基板2の外周縁と導電性薄
膜3の外周縁とが一致していることから、導電性薄膜3
を所望のパターンにパターン化したとき、基板2の主表
面外周縁近傍に枠状のml性薄膜パターンが残存してし
まい種々の問題点を生ずる。このことを第3図〜第4図
に基づき説明する。なお、第3図及び第4図は平面図で
ある。先ず、第3図に示すように、導電性薄膜付き基板
1の導電性薄膜3上に、一般にレジスト膜厚の均一性が
優れているといわれているスピンコート法によりポジ型
レジスト膜4(膜厚:1μm)を形成する。しかしなが
ら、このスピンコート法でも、基板2が大きくなると、
基板2の自重が大きくなり(最大で2.5Kg>、その
ため基板2の回転速度を2000rpm以下にしなくて
はスピンコータのモータが破壊する問題点がある。その
ため、2000 r pIIl以下でレジスト膜4を形
成すると、第3図に示すように、基板2の外周縁から2
〜5#l51(Ll)内側に、幅L2が約0.5#aで
、高さHがレジスト膜4の厚さと同様又は2倍程度(例
えば1μll1)である凸状レジスト部分4aがレジス
トの表面張力により枠状に形成されてしまう。そして、
このようなレジスト膜4を、通常の露光量(例えば20
0mJ / ai )で全面露光、現像及び導電性薄膜
3をエツチングすると、第4図に示すように凸状レジス
ト部分4aの下部に位置する導電性薄膜5のところのみ
がエツチングされず残存してしまう。このことから生ず
る問題点をさらに第5図に基づき説明する。第5図にお
いて、−点鎖線A内が所望のパターンを形成する領域X
で二点鎖線[3,0で囲まれた領域Yが、前述した凸状
レジスト部分4aにより形成された残存導電性薄膜パタ
ーン5が残存する領域である。この所望パターン領域X
は、近年基板2の外周縁より内側に2〜3m++(L3
)内側に入ったところまで広がってきており、そのため
、所望パターン領域Xの内側に残存導電性薄膜パターン
5が残存する領域Yが入ってきてしまう。したがって、
所望パターン領域X内に、導電性薄膜3からなる、線状
の所望パターン6を残存して形成しても、その一部6a
(例えば、薄膜ELパネルのときは、外部電極取り付は
用配線パターンとなるもの。)が、枠状の残存導電性薄
膜パターン5と連結してしまい、前述したような薄F3
E Lパネルのときは、所望パターン6の一部6aは
個々に独立しなくなってしまい、ショートとなってしま
う。また、たとえ、残存導電性薄膜パターン5が残存す
る領域Yが、所望パターン領域Xの外側であっても、残
存導電性薄膜パターン5が基板2の外周縁近傍に存在す
ることにより、ソケットなどの外部[1iと接触する可
能性がある。
なお、残存する領域Yが所望パターン領域Xの外側であ
るとき、前述した凸状レジスト部分4aを除去する方法
としては、アセトン等により除去する方法が考えられる
が、これによっても清浄に凸状レジスト部分4aを除去
することは困難であり、かつ所望パターン領域X上のレ
ジスト膜4も除去してしまう恐れがある。
るとき、前述した凸状レジスト部分4aを除去する方法
としては、アセトン等により除去する方法が考えられる
が、これによっても清浄に凸状レジスト部分4aを除去
することは困難であり、かつ所望パターン領域X上のレ
ジスト膜4も除去してしまう恐れがある。
したがって、本発明の目的は、基板上に、例えばショー
トの原因となる不用の導電性λり膜パターンを基板の外
周縁近傍に残存させない導電性薄膜付き基板とその¥J
”?1方法を提供することである。
トの原因となる不用の導電性λり膜パターンを基板の外
周縁近傍に残存させない導電性薄膜付き基板とその¥J
”?1方法を提供することである。
前述した目的を達成するために、本発明は基板と、該基
板の一主表面上に被着された導電性薄膜とを備えた導電
性Ft9膜付き基板において、前記導電性I膜をパター
ン化するとき前記導電性薄膜上に塗布するレジスト膜の
前記基板外周縁近傍に存する所定の凸状レジスト部分よ
り内側に前記29電性薄膜を被着してなる導電性薄膜付
き基板であり、また、基板と、該基板の一主表面上に被
着された導電性薄膜とを備えた導電性薄膜付き基板の製
造方法において、前記導電性薄膜をパターン化するとき
前記導電性薄膜上にレジスト膜を塗布するスピンコート
法の条件により、前記レジスト膜の前記基板外周縁近傍
に存する所定の凸状レジスト部分の位置を予め判定し、
次に前記凸状レジスト部分の内側の前記基板表面上に前
記導電性薄膜を被着する1ffl性薄股付き基板の製造
方法である。
板の一主表面上に被着された導電性薄膜とを備えた導電
性Ft9膜付き基板において、前記導電性I膜をパター
ン化するとき前記導電性薄膜上に塗布するレジスト膜の
前記基板外周縁近傍に存する所定の凸状レジスト部分よ
り内側に前記29電性薄膜を被着してなる導電性薄膜付
き基板であり、また、基板と、該基板の一主表面上に被
着された導電性薄膜とを備えた導電性薄膜付き基板の製
造方法において、前記導電性薄膜をパターン化するとき
前記導電性薄膜上にレジスト膜を塗布するスピンコート
法の条件により、前記レジスト膜の前記基板外周縁近傍
に存する所定の凸状レジスト部分の位置を予め判定し、
次に前記凸状レジスト部分の内側の前記基板表面上に前
記導電性薄膜を被着する1ffl性薄股付き基板の製造
方法である。
なお、「所定の凸状レジスト部分」とは、レジスト膜の
基板外周縁近傍に存する「全ての凸状レジスト部分」と
、例えば、前述したように第5図で示す所望パターン6
の一部6aを形成する部分の「部分的な凸状レジスト部
分」も意味する。
基板外周縁近傍に存する「全ての凸状レジスト部分」と
、例えば、前述したように第5図で示す所望パターン6
の一部6aを形成する部分の「部分的な凸状レジスト部
分」も意味する。
本発明によれば、導電性薄膜が凸状レジスト部分の内側
に被着していることから、ショート等の原因となる残存
導電性薄膜パターンを形成することがなくなる。
に被着していることから、ショート等の原因となる残存
導電性薄膜パターンを形成することがなくなる。
本発明の一実施例を第1図及び第2図に基づき詳述する
。なお、第1図は平面図、第2図は第1閏のXl−Xt
線部分拡大断面図である。
。なお、第1図は平面図、第2図は第1閏のXl−Xt
線部分拡大断面図である。
先ず、300mm X 350m X 1. IMの大
きさに形状加工し、300s+X 350IImの表面
を精密した、アルミノボロシリケートからなるガラス基
板10(重U:300G )上に、後記するレジスト膜
13(例えば、ポジ型のフォトレジストであるシュブレ
ー社製のAZ −1350)を形成するためのレジスト
液を滴下し、スピンコート法で成膜する。なお、このと
きのスピンコートの条件は、後記するITOからなる透
明導電性VJ膜11上に前述したレジスト膜13を形成
するときと同一条件である、初期回転数150゜rpm
、初期回転時@3秒、乾燥回転数300rpm。
きさに形状加工し、300s+X 350IImの表面
を精密した、アルミノボロシリケートからなるガラス基
板10(重U:300G )上に、後記するレジスト膜
13(例えば、ポジ型のフォトレジストであるシュブレ
ー社製のAZ −1350)を形成するためのレジスト
液を滴下し、スピンコート法で成膜する。なお、このと
きのスピンコートの条件は、後記するITOからなる透
明導電性VJ膜11上に前述したレジスト膜13を形成
するときと同一条件である、初期回転数150゜rpm
、初期回転時@3秒、乾燥回転数300rpm。
乾燥回転時間140秒であり、乾燥回転は初期回転後に
引き続き行なう。そして、このスピンコートの条件によ
れば、レジスト膜の凸状レジスト部分13aは基板10
の外周縁から2mm(Ll)内側に入ったところに生じ
る。したがって、予め所望するスピンコートの条件によ
り、凸状レジスト部分13aが生じる位置を把握してお
く。
引き続き行なう。そして、このスピンコートの条件によ
れば、レジスト膜の凸状レジスト部分13aは基板10
の外周縁から2mm(Ll)内側に入ったところに生じ
る。したがって、予め所望するスピンコートの条件によ
り、凸状レジスト部分13aが生じる位置を把握してお
く。
次に、前述したと同様のガラスミ基板10を用意し、基
板10の外周縁から2.5#IIII (L a )内
側に入った、基板10の一主表面上に、スパッタリング
法によりITOからなる透明導電性@膜11(膜厚:
1000人)を被着し、本例の導電性薄膜付き基板12
を製作する。このとき、ITO膜11を被着しない主表
面の部分には、マスクをかけておき、スパッタリングに
よりITOIlollの被着後マスクを取り外す。
板10の外周縁から2.5#IIII (L a )内
側に入った、基板10の一主表面上に、スパッタリング
法によりITOからなる透明導電性@膜11(膜厚:
1000人)を被着し、本例の導電性薄膜付き基板12
を製作する。このとき、ITO膜11を被着しない主表
面の部分には、マスクをかけておき、スパッタリングに
よりITOIlollの被着後マスクを取り外す。
次に、この導電性薄膜付き基板12上にレジスト膜を被
着して凸状レジスト部分の位置を確認する。
着して凸状レジスト部分の位置を確認する。
先ず、前°述したレジスト液を透明)g電性薄膜11上
に滴下し、スピンコート法により、初期回転数1500
r pm、初期回転時間3秒で初期回転し、次に乾燥回
転数300rpm、乾燥回転時間140秒で乾燥回転し
、レジスト膜13を透明導電性薄膜11上に被着・乾燥
させる。このようにして被着させたレジスト膜13は、
第1図の二点鎖aD、Eで囲まれた領域Zのように枠状
で、透明導電性薄膜12よりも外側に凸状レジスト部分
13aを有して形成される。
に滴下し、スピンコート法により、初期回転数1500
r pm、初期回転時間3秒で初期回転し、次に乾燥回
転数300rpm、乾燥回転時間140秒で乾燥回転し
、レジスト膜13を透明導電性薄膜11上に被着・乾燥
させる。このようにして被着させたレジスト膜13は、
第1図の二点鎖aD、Eで囲まれた領域Zのように枠状
で、透明導電性薄膜12よりも外側に凸状レジスト部分
13aを有して形成される。
この凸状レジスト部分13aは、基板10の外周縁より
内側2.0N(Ll)に存在し、その幅L2は約0.5
mで、高さHは約1μmである。その後、レジスト膜1
3を90℃で30分間プレベークする。次に、例えば、
第5図に示した所望パターン6を得るべく、所望のフォ
トマスクを介して透明導電性薄膜11の膜厚1μmのレ
ジスト1li13を充分に露光できる露光N200tn
J /ciで露光し、AZ専用現像で現像し、40ボ一
メ度塩化第2鉄水溶液と36重量%塩酸の1/1混合液
で透明導電性薄膜11をエツチングし、レジスト膜13
をメチルセロソブル及びイソプロピルアルコールを用い
て剥離し、所望の透明導電性薄膜パターンを形成する。
内側2.0N(Ll)に存在し、その幅L2は約0.5
mで、高さHは約1μmである。その後、レジスト膜1
3を90℃で30分間プレベークする。次に、例えば、
第5図に示した所望パターン6を得るべく、所望のフォ
トマスクを介して透明導電性薄膜11の膜厚1μmのレ
ジスト1li13を充分に露光できる露光N200tn
J /ciで露光し、AZ専用現像で現像し、40ボ一
メ度塩化第2鉄水溶液と36重量%塩酸の1/1混合液
で透明導電性薄膜11をエツチングし、レジスト膜13
をメチルセロソブル及びイソプロピルアルコールを用い
て剥離し、所望の透明導電性薄膜パターンを形成する。
以上のようにして透明導電性薄膜パターンを形成しても
、透明導電性薄膜11の外側に凸状レジスト部分13a
が存在し、すなわち凸状レジスト部分13aの下方には
透明導電性11111が存在しないことから、この凸状
レジスト部分13aが充分に露光されず、現像時に残っ
ていても、透明導電性薄膜11は従来のように枠状に残
存することはない。
、透明導電性薄膜11の外側に凸状レジスト部分13a
が存在し、すなわち凸状レジスト部分13aの下方には
透明導電性11111が存在しないことから、この凸状
レジスト部分13aが充分に露光されず、現像時に残っ
ていても、透明導電性薄膜11は従来のように枠状に残
存することはない。
以上本発明は前記実施例に限らず以下のものであっても
よい。先ず、導電性薄膜はITOからなるものに限らず
、酸化スズ、酸化スズにSb等をドープしたもの及び酸
化インジウム等の他の透明導電性@膜からなるものや、
Ni、Au等の不透明の導電性薄膜からなるものでもよ
く、その膜厚も適宜決定してもよい。また、導電性基膜
が被着される領域は、凸状レジスト部分が存する領域と
所望されるパターンの領域とを鑑みて適宜決定すればよ
く、さらに、第5図に示すように所望パターンがX方向
(図において左右方向)に長寸法を有するものであれば
、左右の凸状レジスト部分の下には導電性j膜を被着せ
ず、図において上下方向における導電性薄膜は、凸状レ
ジスト部分の下に被着してもよい。
よい。先ず、導電性薄膜はITOからなるものに限らず
、酸化スズ、酸化スズにSb等をドープしたもの及び酸
化インジウム等の他の透明導電性@膜からなるものや、
Ni、Au等の不透明の導電性薄膜からなるものでもよ
く、その膜厚も適宜決定してもよい。また、導電性基膜
が被着される領域は、凸状レジスト部分が存する領域と
所望されるパターンの領域とを鑑みて適宜決定すればよ
く、さらに、第5図に示すように所望パターンがX方向
(図において左右方向)に長寸法を有するものであれば
、左右の凸状レジスト部分の下には導電性j膜を被着せ
ず、図において上下方向における導電性薄膜は、凸状レ
ジスト部分の下に被着してもよい。
また、レジスト膜はポジ型のフォトレジストに限らず、
ネガ型フォトレジストや電子線レジスト等の他のレジス
トでもよく、またその膜厚も適宜決定すればよい。
ネガ型フォトレジストや電子線レジスト等の他のレジス
トでもよく、またその膜厚も適宜決定すればよい。
また、基板としてはガラス基板に限らず、セラミックか
らなる基板、アルミニウムからなる金属基板等の他の基
板であってもよく、またその形状も正方形、矩形及び円
状等であってもよい。
らなる基板、アルミニウムからなる金属基板等の他の基
板であってもよく、またその形状も正方形、矩形及び円
状等であってもよい。
また、前記実施例では、導電性薄膜上にレジスト膜を被
着する前に、そのレジスト膜を被着するスピンコート条
件により基板上にレジスト膜を形成して凸状レジスト部
分の位置を判定したが、予め種々のスピンコート条件、
特に種々の回転数によりレジスト膜を基板上に被着して
、それぞれの回転数に対応する凸状レジスト部分の位置
を判定しておいてもよい。なお、前記実施例では、乾燥
回転数を増加すると基板外周縁方向へ凸状レジスト部分
は移動する。
着する前に、そのレジスト膜を被着するスピンコート条
件により基板上にレジスト膜を形成して凸状レジスト部
分の位置を判定したが、予め種々のスピンコート条件、
特に種々の回転数によりレジスト膜を基板上に被着して
、それぞれの回転数に対応する凸状レジスト部分の位置
を判定しておいてもよい。なお、前記実施例では、乾燥
回転数を増加すると基板外周縁方向へ凸状レジスト部分
は移動する。
本発明によれば、レジスト膜の所定の凸状レジスト部分
より内側に導電性薄膜を基板上に被着していることから
、例えばショートの原因となる導電性薄膜パターンを基
板の外周縁近傍に残存させることを防止でき、また凸状
レジスト部分をアセトン等で除去する必要もなくなり実
用上非常に6益である。
より内側に導電性薄膜を基板上に被着していることから
、例えばショートの原因となる導電性薄膜パターンを基
板の外周縁近傍に残存させることを防止でき、また凸状
レジスト部分をアセトン等で除去する必要もなくなり実
用上非常に6益である。
第1図及び第2図はそれぞれ本発明の導電性薄膜付き基
板の一実施例を示す図で、第1図は平面図、第2図は第
1図のXl−Xt線部分拡大断面図である。第3図は従
来の導電性薄膜付き基板を示す断面図であり、第4図は
従来の導電性薄膜付き基板を用いたときに残存する不用
の導電性薄膜パターンを示す平面図である。第5図は所
望のパターンを示す平面図である。 10・・・基板、11−・・導電性ia膜、12・・・
導電性λン膜付き基板、13・・・レジスト膜、13a
・・・凸状レジスト部分。
板の一実施例を示す図で、第1図は平面図、第2図は第
1図のXl−Xt線部分拡大断面図である。第3図は従
来の導電性薄膜付き基板を示す断面図であり、第4図は
従来の導電性薄膜付き基板を用いたときに残存する不用
の導電性薄膜パターンを示す平面図である。第5図は所
望のパターンを示す平面図である。 10・・・基板、11−・・導電性ia膜、12・・・
導電性λン膜付き基板、13・・・レジスト膜、13a
・・・凸状レジスト部分。
Claims (2)
- (1)基板と、該基板の一主表面上に被着された導電性
薄膜とを備えた導電性薄膜付き基板において、前記導電
性薄膜をパターン化するとき前記導電性薄膜上に塗布す
るレジスト膜の前記基板外周縁近傍に存する所定の凸状
レジスト部分より内側に前記導電性薄膜を被着してなる
導電性薄膜付き基板。 - (2)基板と、該基板の一主表面上に被着された導電性
薄膜とを備えた導電性薄膜付き基板の製造方法において
、前記導電性薄膜をパターン化するとき前記導電性薄膜
上にレジスト膜を塗布するスピンコート法の条件により
、前記レジスト膜の前記基板外周縁近傍に存する所定の
凸状レジスト部分の位置を予め判定し、次に前記凸状レ
ジスト部分の内側の前記基板表面上に前記導電性薄膜を
被着する導電性薄膜付き基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045159A JP3075479B2 (ja) | 1988-02-26 | 1988-02-26 | 導電性薄膜付き基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045159A JP3075479B2 (ja) | 1988-02-26 | 1988-02-26 | 導電性薄膜付き基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01220304A true JPH01220304A (ja) | 1989-09-04 |
| JP3075479B2 JP3075479B2 (ja) | 2000-08-14 |
Family
ID=12711487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045159A Expired - Lifetime JP3075479B2 (ja) | 1988-02-26 | 1988-02-26 | 導電性薄膜付き基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3075479B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154792A (ja) * | 1974-05-23 | 1975-12-13 |
-
1988
- 1988-02-26 JP JP63045159A patent/JP3075479B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154792A (ja) * | 1974-05-23 | 1975-12-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3075479B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218532A (en) | Photolithographic technique for depositing thin films | |
| EP0249211A2 (en) | Method of manufacturing a thin film transistor | |
| US4556608A (en) | Photomask blank and photomask | |
| JPH02138736A (ja) | 遮光性薄膜のエッチング方法 | |
| JPH01220304A (ja) | 導電性薄膜付き基板とその製造方法 | |
| JP2788649B2 (ja) | フォトマスクブランク及びフォトマスク | |
| JP7337511B2 (ja) | フォトマスクの製造方法 | |
| US6999141B2 (en) | Method for fabricating a reflective type reflector plate of a reflective liquid crystal display | |
| JP3969789B2 (ja) | 電子デバイスの製造方法 | |
| JPH03271738A (ja) | フォトマスクの製造方法 | |
| JPS6280655A (ja) | フオトマスクブランクおよびフオトマスク | |
| JPH05289313A (ja) | ガラスマスク | |
| JP2804253B2 (ja) | 電子デバイス | |
| JPS6325356B2 (ja) | ||
| JPH0142084B2 (ja) | ||
| JPS6146520Y2 (ja) | ||
| JP2774791B2 (ja) | 電子デバイス | |
| JPS60235422A (ja) | マスクパタ−ンの欠陥修正方法 | |
| JPH043044B2 (ja) | ||
| JPH01281432A (ja) | プラスチックフィルム液晶表示素子 | |
| JPS645288B2 (ja) | ||
| KR920005635B1 (ko) | 차광성 박막의 에칭방법. | |
| JPH0370330B2 (ja) | ||
| JPH02161433A (ja) | フォトマスク基板 | |
| JPS6056308A (ja) | 透明導電電極膜のパタ−ニング法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |