JPS6150392B2

JPS6150392B2 -

Info

Publication number: JPS6150392B2
Application number: JP56072090A
Authority: JP
Inventors: Patarongu Heruberuto
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1980-05-14
Filing date: 1981-05-13
Publication date: 1986-11-04
Also published as: DE3018468C2; CA1163728A; EP0039943B1; DE3018468A1; JPS577160A; EP0039943A1; US4454527A

Description

【発明の詳細な説明】本発明は、外側に位置しカソード（アノード）
を設けられたＮエミツタ層（Ｐエミツタ層）と外
側に位置しアノード（カソード）を設けられたＰ
エミツタ層（Ｎエミツタ層）とこれらの層にそれ
ぞれ境を要する２つのベース層とを含み、前記Ｎ
エミツタ層（Ｐエミツタ層）は縁部においてMIS
構造として構成されるエミツタ・シヨート部を備
えるサイリスタに関するものである。

この種のサイリスタは特願昭55―158062号及び
158063号に記載されている。制御可能なエミツ
タ・シヨート部がデイプリーシヨン形のMIS構造
として構成されていれば、それらのゲート電極に
制御電圧を与えなくても、カソード（アノード）
と接続されているエミツタ層とそれに境を接する
ベース層との間のPN接合を橋絡するそれぞれ１
つの短絡回路が閉じられる。それによつてサイリ
スタの良好な安定性、すなわち導通方向の極性を
有し部分的に非常に速く立ち上がる電圧がアノー
ド・カソード間に生じた際の意図せざる点弧経過
に対する大きな安全性（高いdu／dt耐量）が得
られる。サイリスタがその点弧電極に与えられた
電流パルスにより点弧されると、点弧電極にて取
出し可能な点弧電圧パルスが制御可能なエミツ
タ・シヨート部のゲート電極に印加され得るの
で、エミツタ・シヨート部は無効状態に切換えら
れる。この無効状態への切換はスイツチオンのた
めの対策であり、それにより速い制御された形で
の点弧が全サイリスタ横断面にわたつて行なわれ
る。他方、制御可能なエミツタ・シヨート部がエ
ンハンスメント形のMIS構造として構成されてい
る場合には、エミツタ・シヨート部はそれらのゲ
ート電極に制御電圧を与えなければ無効状態であ
り、前記点弧電圧パルスに対して反対の極性を有
する制御電圧パルスにより初めて、その制御電圧
パルスの継続中有効状態に切換えられる。このよ
うな切換はサイリスタの通流状態でその速い阻止
を達成する目的で行なわれる。すなわち、スイツ
チオフのための対策である。

本発明の目的は、冒頭に記載した種類の制御可
能なエミツタ・シヨート部を有するサイリスタに
おいて、その構造を大幅に簡単化することであ
る。この目的は、本発明によれば、外側に位置し
カソード（アノード）を設けられたＮエミツタ層
（Ｐエミツタ層）と外側に位置しアノード（カソ
ード）を設けられたＰエミツタ層（Ｎエミツタ
層）とこれらの層にそれぞれ境を接する２つのベ
ース層とを含み、前記Ｎエミツタ層（Ｐエミツタ
層）は縁部において、MIS構造として構成される
エミツタ・シヨート部を備え、そのエミツタ・シ
ヨート部は、Ｎエミツタ層（Ｐエミツタ層）内に
はめ込まれて該エミツタ層と反対の伝導形式にド
ープされ、かつ半導体ウエーハの表面まで延びそ
こでカソード（アノード）と導電接続されている
半導体領域と、前記エミツタ層と境を接するベー
ス層と、該エミツタ層の縁部において前記半導体
領域とベース層の間に位置する中間層とから成つ
ており、該中間層上に絶縁膜を介して導電性の被
膜が設けられ、該被膜は前記MIS構造のゲート電
極を構成し、かつ該被膜が前記ベース層上に延長
されて接触する中央帯部は点弧電極を形成してい
ることにより達成される。

本発明により得られる利点は特に、点弧電極と
制御可能なエミツタ・シヨート部のゲート電極と
が１つの同じ導電性被層から成り、その縁部が半
導体ウエーハの表面に対して絶縁されており、他
方この被層の他の部分が境界面と接触しているこ
とである。導電被層は点弧電極に対する端子でも
ありMIS構造のゲート電極に対する制御電圧端子
でもある１つの端子を設けられている。

以下、図面により本発明を一層詳細に説明す
る。

第１図に横断面図で示されているサイリスタは
たとえばドープされたシリコンから成り交互の伝
導形式で境を接し合う層１ないし４を含む半導体
ウエーハを有する。この場合、外側に位置するＮ
伝導形の層１はＮエミツタ層、また外側に位置す
るＰ伝導形の層４Ｐエミツタ層と呼ばれる。これ
らの層にそれぞれいわゆるベース層が境を接して
いる。すなわち、Ｐベース層２はＮエミツタ層１
に、またＮベース層３はＰエミツタ層４に境を接
している。Ｐエミツタ層４はアノード端子Ａを有
するアノード５を設けられており、Ｎエミツタ層
１は横に並び合う２つのＮエミツタ領域に分割さ
れている。これらのエミツタ領域の各々はカソー
ドの一部分６，７を設けられており、カソードの
個々の部分は互いに導電接続され、１つの共通カ
ソード端子Ｋに導かれている。

Ｎエミツタ領域１にはＰ伝導形の半導体領域８
および９が、半導体ウエーハの表面１ａまで延び
縁部でカソードの部分６，７により接触されるよ
うに接合されている。Ｐベース層２の部分１０お
よび１１は表面１ａまで達し、各Ｎエミツタ領域
１の半導体領域８または９を含む部分の側縁に境
を接している。左側Ｎエミツタ領域１の部分１２
はＮ中間層であり、Ｐ伝導形の半導体領域８とＰ
伝導形の部分１０とを互いに隔離している。同様
に右側エミツタ領域１の部分１３はＰ伝導形の半
導体領域９とＰ伝導形の部分１１とを互いに隔離
する中間層である。表面１ａの上には薄い電気絶
縁性の層１４および１５、たとえばSiO₂から成
る層、が境界面１ａの範囲１６の両側に設けられ
ている。さらに、たとえば金属または高濃度にド
ープされた多結晶シリコンからなる導電性の被層
１７が、その両縁部で絶縁層１４および１５従つ
てまたＮ中間層１２および１３をおおい、またそ
の中央部でＰベース層２と表面１ａの範囲１６で
接触するように配置されている。導電性被層１７
は参照記号ZGを付されている端子を有する。

部分８，１０，１２，１４は導電性被層１７の
左側の縁部とともに第１のMIS構造を形成し、ま
た部分９，１１，１３，１５は被層１７の右側の
縁部とともに第２のMIS構造を形成する。被層１
７の両縁部はこれらのMIS構造のゲート電極であ
り、他方Ｐベース層２と接触する被層１７の中央
部はサイリスタの点弧電極である。MIS構造がデ
イプリーシヨン形に属する場合には、被層１７に
電圧を与えなくてもＰ伝導形反転チヤネル１８，
１９が表面１ａに生じており、これらの反転チヤ
ネルがそれぞれ部分１０を半導体領域８と、また
部分１１を半導体領域９と導電接続する。カソー
ド端子Ｋに対して正で十分な大きさの制御電圧が
端子ZGに印加されると、反転チヤネル１８，１
９は消滅する。MIS構造がエンハンスメント形で
あれば、端子ZGに電圧が与えられなければ反転
チヤネル１８，１９は生じない。この場合、これ
らの反転チヤネルは、カソード端子Ｋに対して負
でカツトオフ電圧を越える電圧が端子ZGに印加
されたときに初めて形成される。

すなわち、Ｐ伝導形の反転チヤネル１８は、端
子ZGに与えられる制御電圧と関係してＰベース
層２を領域８従つてまたカソードの部分６と低抵
抗で接続したり接続しなかつたりする制御可能な
エミツタ・シヨート部SK１の切換ゲートとして
機能する。同様に反転チヤネル１９は、端子ZG
に与えられる制御電圧に関係してＰベース層２を
カソードの部分７と選択的に導電接続する制御可
能なエミツタ・シヨート部SK２の切換ゲートを
成している。

本発明の第１の実施例では、エミツタ・シヨー
ト部SK１およびSK２は点弧過程の継続中のみ無
効状態に切換えられ、その前後では常に有効状態
にある。この場合、MIS構造８，１２，１４，１
７および９，１１，１３，１７はデイプリーシヨ
ン形に属しているのが有利である。この場合、エ
ミツタ・シヨート部SK１およびSK２は端子ZG
に電圧が与えられていない状態で先ず有効状態に
あり、阻止状態で生ずる高いdu／dt負荷に対し
てサイリスタを安定化する。端子ZGへの正の点
弧パルスＰ１の印加によりサイリスタが点弧し、
その際同時にＰ１の継続中はエミツタ・シヨート
部SK１およびSK２が無効状態に切換えられるの
で、それぞれ点弧された面は横方向に急速にサイ
リスタの全横断面にわたり拡がる。点弧された状
態では端子ＡおよびＫに接続されている負荷回路
の負荷電流が低抵抗に切換えられたサイリスタを
経て流れる。サイリスタのスイツチオフはＡとＫ
との間に導通方向に加わつている電圧の遮断によ
り、または、この電圧が交流電圧の場合には、次
回の雰通過により達成される。

いくつかの用途では、第１の実施例の範囲内で
エンハンスメント形のMIS構造を使用することが
望ましい場合がある。その際には端子ZGはサイ
リスタの阻止状態で負のバイアス電圧を与えられ
ており、その影響下に反転チヤネル１８，１９が
形成される。その後、点弧の時点で負のバイアス
電圧がZGから遮断され、正の点弧パルスＰ１が
与えられる。負のバイアス電圧を与えたままにし
ておき、それに十分大きな点弧パルスＰ１を重畳
することも可能である。いずれの場合にも反転チ
ヤネル１８，１９は点弧過程の間は中断される。

本発明の第２の実施例ではエミツタ・シヨート
部SK１およびSK２はサイリスタのスイツチオフ
の際のみ（それにより、導通方向に端子Ａおよび
Ｋに加わつている電圧が遮断されなくても、サイ
リスタが通流状態から阻止状態に達する際のみ）
有効状態に切換えられており、このスイツチオフ
の前後では常に無効状態にある。MIS構造がエン
ハンスメント形であれば、正の点弧パルスＰ１に
より点弧は行なわれるけれども、エミツタ・シヨ
ート部SK１およびSK２は阻止状態を持続する。
端子ZGに負のパルスＰ２が与えられて初めて、
SK１およびSK２の有効状態への切換によりサイ
リスタのスイツチオフが行なわれる。

本発明の第３の実施例では、一方のMIS構造た
とえば部分８，１０，１２，１４，１７はデイプ
リーシヨン形に、また他方のMIS構造たとえば部
分９，１１，１３，１５，１７はエンハンスメン
ト形に属する。この場合、エミツタ・シヨート部
SK１は正の点弧パルスＰ１の発生時すなわち点
弧過程中のみ無効状態に切換えられ、その前後で
は常に有効状態にあり、他方SK２は負のパルス
Ｐ２の印加時すなわちサイリスタのスイツチオフ
中のみ有効状態に切換えられ、それ以外の期間で
は常に無効状態である。この場合、SK１はスイ
ツチオン時に、またSK２はスイツチオフ時に機
能する。

第１図では１つの実施例として右側のエミツタ
領域１の右縁にもＰ伝導形の半導体領域２１が設
けられている。薄い電気絶縁性の層２２と、ZG
と接続されたゲート電極を左側部分で形成する導
電性被層２３と共に、半導体領域２１は追加的な
制御可能なエミツタ・シヨート部SK_Zを形成し、
これは第１および第２の実施例ではそれぞれSK
１およびSK２と同様の構成および機能を有す
る。第３の実施例では、MIS構造２１，２２，２
３はデイプリーシヨン形に属し、SK_Zがサイリス
タのスイツチオフ中のみ有効状態に切換えられて
いるのが有利である。導電性被層２３の右側部分
はＰベース層２と接触しており、点弧電極のもう
１つの部分を成している。

Ｎエミツタ領域１は細長く形成されていてよ
く、第１図の紙面内の寸法にくらべて紙面と垂直
な方向にはるかに大きな寸法を有する。この場
合、Ｎエミツタ領域は一般に円板として構成され
たサイリスタの全境界面１ａにわたり直線状にか
つ互いに平行に延びている。この場合、直線２０
は紙面に対して垂直な対称平面として理解され得
る。この場合、直線２０から左側に設けられてい
るＮエミツタ領域のカソード部分は同様に端子Ｋ
に導かれており、また対応する導電性被層は端子
ZGと接続されている。他方、第１図のサイリス
タは回転対称に構成されていてもよく、この場合
直線２０は対称軸線である。この場合、カソード
の部分６および左側エミツタ領域１はそれぞれ円
形の輪郭を有し、また部分７，１７，および２３
ならび右側エミツタ領域１は環状に構成されてい
る。

第２図には、第１図にくらべて簡単化された実
施例としてエミツタ層がただ１つのエミツタ領域
１から成る例が示されている。部分８，１０，１
２および１４は、絶縁層１４およびＮ中間層１２
を左側部分でおおう導電性被層２４と共にエミツ
タ・シヨート部SK１を形成する。被層２４の右
側部分はＰベース層と接触しており、点弧電極を
形成する。被層２４の端子は第１図と同様に参照
記号ZGを付されている。部分１，６および２４
はやはり細長く構成されていてよく、第２図の紙
面内の寸法にくらべて紙面と垂直な方向にはるか
に大きな寸法を有する。この場合、直線２０は紙
面と垂直な方向の対称平面として理解されてよ
く、部分２４に対応して直線２０から左側に位置
する導電性被層は端子ZGと接続されている。ま
た、直線２０を対称軸線として第２図のサイリス
タを回転対称に構成することも有利である。SK
１はスイツチオン過程中無効状態に切換えられる
か、スイツチオフ過程中有効状態に切換えられる
のかのいずれかである。直線２０を対称平面とし
て、それから左側に位置する制御可能なエミツ
タ・シヨート部はエンハンスメント形に属し、ま
たそれら右側に位置する制御可能なエミツタ・シ
ヨート部はデイプリーシヨン形に属する。

第３図に示されている実施例は、３つのＮエミ
ツタ領域１′ないし１が図示されており、領域
１は端子Ｋと接続されているカソードの部分
７′によりおおわれている点で第１図と相違して
いる。Ｎエミツタ領域１″および１に対して側
縁部に導電性の被層１７′が配置されており、そ
の境界面１ａに対して絶縁されている縁部は２つ
の追加的な制御可能エミツタ・シヨート部SK３
およびSK４に対するゲート電極を形成し、他方
その中央部は点弧電極の一部分を形成する。被層
１７′は被層１７と、従つてまた端子ZGと接続さ
れている。この場合にも、Ｎエミツタ領域１′な
いし１は直線２０′を対称平面として細長く構
成されているか、直線２０′を対称軸線として回
転対称に構成されているかのいずれかであつてよ
い。

個々のエミツタ・シヨート部SK１ないしSK４
はやはり、点弧過程中は無効状態に切換えられそ
れそれ以外の期間では有効状態にあるか、スイツ
チオフ中のみ有効状態にありそれ以外の期間では
無効状態に切換えられているかのいずれかであ
る。エミツタ・シヨート部が、点弧過程中のみ無
効状態に切換えられる第１群と、スイツチオフ中
のみ有効状態に切換えられる第２群とに分割する
場合、第２群を第１群よりも大きくしておくこと
は目的にかなつている。たとえばエミツタ・シヨ
ート部SK２ないしSK４は第２群に属し、他方エ
ミツタ・シヨート部SK１は第１群に対応づけら
れていてよい。第１図のSK_Zと同様に構成されて
いるもう１つの制御可能なエミツタ・シヨート部
SK_Z′は導電性の被層１７″によりエミツタ領域１
の右側に設けられていてよい。第３図中のエミ
ツタ・シヨート部を上記２つの群に分割する場
合、SK_Z′はたとえば第２群に対応づけられる。

第４図には第３図の構成で回転対称なサイリス
タが示されている。この場合、個々のＮエミツタ
領域１′，１″および１の横方向の境界線は、導
電性被層１７，１７′および１７″の下側に位置す
る部分では、破線により図示されている。カソー
ドの部分６，７および７′がカソード板３０（第
３図）により接触され、カソード端子Ｋがこのカ
ソード板に取付けられていることは有利である。

Ｎエミツタ層１のかわりに、Ｐエミツタ層４が
個々の領域に分割され、これらの領域がアノード
の相互接続された個々の部分によりおおわれてい
てもよい。この場合、制御可能なＰエミツタ・シ
ヨート部が設けられる。第１図ないし第３図はこ
の変形例の説明図としても利用可能であり、それ
には端子ＡおよびＫの記号を交換し、かつ半導体
部分１ないし４，８，９および２１の伝導形式を
それぞれこれまでの説明と反対にすればよい。こ
の場合、パルスＰ１は負極性、パルスＰ２は正極
性を有する。

【図面の簡単な説明】

第１図は本発明の第１の実施例の横断面図、第
２図は第２の実施例の横断面図、第３図は第３の
実施例の横断面図、第４図は第３図の実施例の平
面図である。１，１″〜１……Ｎエミツタ層、１ａ……境
界面、２……Ｐベース層、３……Ｎベース層、４
……Ｐエミツタ層、５……アノード、６，７……
カソード部分、８，９……Ｐ伝導形半導体領域、
１０，１１……Ｐベース層の部分、１２，１３…
…Ｎエミツタ層の部分、１４，１５……絶縁層、
１６……接触範囲、１７，１７′，１７″……導電
性被層、１８，１９……Ｐ伝導形反転チヤネル、
２０……対称平面または対称軸線、２１……Ｐ伝
導形半導体領域、２２……絶縁層、２３，２４…
…導電性被層、２７，２８……接続部、３０……
カソード板、Ａ……アノード端子、Ｋ……カソー
ド端子、SK……エミツタ・シヨート部、ZG……
点弧電極。

Claims

【特許請求の範囲】１外側に位置しカソード（アノード）を設けら
れたＮエミツタ層（Ｐエミツタ層）と外側に位置
しアノード（カソード）を設けられたＰエミツタ
層（Ｎエミツタ層）とこれらの層にそれぞれ境を
接する２つのベース層とを含み、前記Ｎエミツタ
層（Ｐエミツタ層）は縁部において、MIS構造と
して構成されるエミツタ・シヨート部を備え、そ
のエミツタ・シヨート部は、Ｎエミツタ層（Ｐエ
ミツタ層）内にはめ込まれて該エミツタ層と反対
の伝導形式にドープされ、かつ半導体ウエーハの
表面まで延びそこでカソード（アノード）と導電
接続されている半導体領域と、前記エミツタ層と
境を接するベース層と、該エミツタ層の縁部にお
いて前記半導体領域とベース層の間に位置する中
間層とから成つており、該中間層上に絶縁膜を介
して導電性の被膜が設けられ、該被膜は前記MIS
構造のゲート電極を構成し、かつ該被膜が前記ベ
ース層上に延長されて接触する中央帯部は点弧電
極を形成していることを特徴とするサイリスタ。２特許請求の範囲第１項記載のサイリスタにお
いて、Ｎエミツタ層（Ｐエミツタ層）がカソード
の部分を設けられた２つまたはそれ以上のエミツ
タ領域に分割されており、またエミツタ領域の縁
部に１つまたはそれ以上の導電性の被層が設けら
れており、それらの被層の半導体ウエーハの表面
に対して絶縁された側縁部がそれらに対応する
MIS構造のゲート電極であり、他方それらの前記
表面と接触する中央帯部が点弧電極またはそれら
の部分を形成していることを特徴とするサイリス
タ。３特許請求の範囲第１項または第２項記載のサ
イリスタにおいて、MIS構造がデイプリーシヨン
形であることを特徴とするサイリスタ。４特許請求の範囲第１項または第２項記載のサ
イリスタにおいて、MIS構造がエンハンスメント
形であることを特徴とするサイリスタ。５特許請求の範囲第１項または第２項記載のサ
イリスタにおいて、MIS構造の一部分がデイプリ
ーシヨン形であり、残りの部分がエンハンスメン
ト形であることを特徴とするサイリスタ。６特許請求の範囲第１項ないし第５項のいずれ
かに記載のサイリスタにおいて、エミツタ層また
はエミツタ領域が細長く構成されており、かつ互
いにほぼ平行にサイリスタの全表面上に延びてい
ることを特徴とするサイリスタ。７特許請求の範囲第２項ないし第５項のいずれ
かに記載のサイリスタにおいて、エミツタ領域が
円環の形態に構成されており、また互いに同心に
かつ円形に構成された最も内側のエミツタ領域に
対して同心に配置されることを特徴とするサイリ
スタ。８特許請求の範囲第７項記載のサイリスタにお
いて、導電性の被層が同様に円環状に構成され、
かつ半径方向接続部分により相互接続されてお
り、またエミツタ領域がこれらの接続部分の範囲
でそれぞれ中断されていることを特徴とするサイ
リスタ。９特許請求の範囲第２項ないし第８項のいずれ
かに記載のサイリスタにおいて、カソードの部分
がカソード板により接触されており、それにカソ
ード端子が取り付けられていることを特徴とする
サイリスタ。１０特許請求の範囲第１項ないし第５項のいず
れかに記載のサイリスタにおいて、導電性被層に
端子が設けられ、該端子に点弧のための第１の極
性の点弧パルスがまた通流状態から阻止状態への
サイリスタの切換の目的で反対の極性のパルスが
導電性被層の端子に与えられることを特徴とする
サイリスタ。