JPH01236341A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １丘立１ 本発明は情報処理装置に関し、特にダイレクトメモリア
クセス制御方式（以下ＤＭＡ制御方式とする）を用いた
情報処理装置においてダイレクトメモリアクセス（以下
ＤＭＡとする）によるデータ転送が正しく行われたか否
かをチエツクするエラー検出方法に関する。

良米韮通 従来、この種の情報処理装置においては、ＤＭＡ制御方
式のデータ転送は以下に示すようにして行われていた。

すなわち、中央処理装置はＤＭＡによるデータ転送（以
下ＤＭＡ転送とする）を行うための主記憶装置上のアド
レス範囲を定め、そのデータ転送のスタートアドレスを
ダイレクトメモリアクセスコントローラ（以下ＤＭＡコ
ントローラとする）のアドレスカウンタにセットし、そ
のデータ転送のレングスをＤＭＡコントローラのレング
スカウンタにセットする。

また、中央処理装置は入出力コントローラ（以下ＩＯコ
ントローラとする）に対してＤ　Ｍ　Ａ　ｋ送を開始さ
せるための命令を、場合によってはパラメータも含めて
出力する。

１０コントローラは中央処理装置からの命令を受取ると
、ＤＭＡコントローラにＤＭＡ要求信号を出力し、ＤＭ
ＡコントローラではこのＤＭＡ要求信号により、バス調
停回路にバス使用要求を出力する。

バス調停回路ではＤＭＡコントローラからのバス使用要
求を受付けると、中央処理装置あるいは他のバス使用要
求との間の優先度にしたがって調停し、バス使用許可信
号をＤＭＡコントローラに出力する。

ＤＭＡコントローラはバス調停回路からのバス使用許可
信号を受信すると、アドレスカウンタの内容をアドレス
バス上に出力し、メモリ続出しまたは書込み信号を制御
バス上に出力し、ＤＭＡ許可信号をＩＯコントローラに
出力する。

ＩＯコントローラはＤＭＡコントローラからのＤＭＡ許
可信号を受取ると、データをデータバス上に出力するか
、もしくはデータバス上の内容をデータレジスタに書込
む。

１回のＤＭＡサイクルが終了する毎に、ＤＭＡコントロ
ーラのアドレスカウンタはインクリメントもしくはディ
クリメントされ、レングスカウンタはディクリメントさ
れる。

上述の処理動作をＤＭＡコントローラのレングスカウン
タの値がゼロになるまで、あるいはＩＯコントローラか
らＤＭＡコントローラへのＤＭＡ要求信号が出力されな
くなるまで継続される。

ＤＭＡ転送が終了すると、ＩＯコントローラのＤＭＡ転
送のレングスが予め知られている場合には、中央処理装
！はそのレングスとスタートアドレスとによって計算さ
れた終了アドレスと、ＤＭＡコントローラのアドレスカ
ウンタから読出された値とが一致しているか否かを調べ
、それらの値が一致している場合には正常終了とし、そ
れらの値が不一致の場合には異常終了としていた。

このような従来の情報処理装置におけるＤＭＡ制御方式
では、ＤＭＡ転送が終了したときに、中央処理装置が１
０コントローラのＤＭＡ転送のレングスとスタートアド
レスとによって計算された終了アドレスと、ＤＭＡコン
トローラのアドレスカウンタから読出された値とが一致
しているか否かを調べて正常終了または異常終了を判断
していたので、ＩＯコントローラのＤＭＡ転送のレング
スが予め定まっていない場合には、ＤＭＡコントローラ
のアドレスカウンタの誤動作によって主記憶装置上の誤
ったアドレスにデータを転送しても、その誤りを検出す
ることができないという欠点があった。

このとき、ＤＭＡコントローラのレングスカウンタの値
を続出して計算により終了アドレスを求めようとしても
、そのレングスカウンタが正常に動作しているか否かを
知ることができず、結果的に正常終了か異常終了かを判
断することができなかった。

北」しとｌ助 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、終了アドレスが一義的に定まらないＤＭ
Ａ転送においても正常終了あるいは異常終了を容易に検
出することができる情報処理装置の提供を目的とする。

九肌立亘丞 本発明による情報処理装置は、ダイレクトメモリアクセ
スにより主記憶装置との間でのデータ転送が行われる情
報処理装置であって、前記ダイレクトメモリアクセスが
行われる毎に予め設定された初期値の加減算を行うカウ
ンタと、前記カウンタの値と前記主記憶装置に対する前
記ダイレクトメモリアクセス時のアドレスとを比較する
比較手段とを設け、前記比較手段の比較結果が不一致を
示すときに前記データ転送の異常を通知するようにした
ことを特徴とする。

Ｘ１贋 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る６図において、本発明の一実施例による情報処理シス
テムは、中央処理装置１と、主記憶装置２と、ＤＭＡコ
ントローラ３と、１０コントローラ４と、カウンタ５と
、コンパレータ６と、フリップフロップ７とにより構成
されている。

中央処理装置１は制御信号線１１１を介して制御バス１
０１と接続され、アドレス信号線１１２を介してアドレ
スバス１０２に接続され、データ信号線１１３を介して
データバス１０３に接続されている。

主記憶袋！２は制御信号線１２１を介して制御バス１０
１に接続され、アドレス信号線１２２を介してアドレス
バス１０２と接続され、データ信号線１２３を介してデ
ータバス１０３と接続されている。

ＤＭＡコントローラ３は制御信号線１３１を介して制御
バス１０１と接続され、アドレス信号線１３２を介して
アドレスバス１０２と接続され、データ信号線１３３を
介してデータバス１０３と接続されている。また、ＤＭ
Ａコントローラ３はＤＭＡ許可信号線１３４を介してＩ
Ｏコントローラ４とカウンタ５とフリップフロップ７と
に接続されている。

Ｔｏコントローラ４はＤＭＡ要求信号線１４１を介して
ＤＭＡコントローラ３に接続され、データ信号線１４２
を介してデータバス１０３と接続されている。

カウンタ５は制御信号線１５１を介して制御バス１０１
に接続され、アドレス信号線１５２を介してアドレスバ
ス１０２と接続され、データ信号線１５３を介してデー
タバス１０３に接続されている。また、カウンタ５はア
ドレス信号線１５４を介してコンパレータ６に接続され
ている。

コンパレータ６はアドレス信号線１６１を介してアドレ
スバス１０２に接続され、比較結果信号線１６２を介し
てフリップフロップ７に接続されている。

フリップフロップ７は割込み信号線１７１を介して中央
処理装置１に接続されている。

次に、本発明の一実施例におけるＤＭＡ転送の動作につ
いて説明する。

中央処理装置１はＤＭＡ転送を行うために主記憶装置２
上のアドレス範囲を定め、そのスタートアドレスをアド
レスバス１０２とアドレス信号線１１２．１３２とを介
してＤＭＡコントローラ３のアドレスカウンタ（図示せ
ず）にセットするとともに、そのスタートアドレスをア
ドレスバス１０２とアドレス信号線１１２．１５２とを
介してカウンタ５にもセットする。このとき、中央処理
装置１はデータバス１０３とデータ信号線１１３．１３
３とを介してＤＭＡコントローラ３のレングスカウンタ
（図示せず）にＤＭＡ転送のレングスをセットする。

また、中央処理袋！’ｌはデータバス１０３とデータ信
号線１１３，１４２を介して■０コントローラ４に対し
、ＤＭＡ転送を開始させるための命令を、場合によって
はパラメータを含めて出力する。

１０コントローラ４は中央処理装置１からの命令を受取
ると、ＤＭＡ要求信号線１４１を介してＤＭＡ転送要求
信号をＤＭＡコントローラ３に出力する。

ＤＭＡコントローラ３ではＩＯコントローラ４からのＤ
ＭＡ要求信号を受信することにより、制御バス１０１と
制御信号線１３１とを介してバス使用要求を図示せぬバ
ス調停回路に出力する。

ＤＭＡコントローラ３ではバス調停回路において他のバ
ス１吏用要求との間で優先度にしたがって調停されてか
ら送られてくるバス便用許可信号を受信すると、アドレ
ス信号線１３２を介してアドレスカウンタの内容をアド
レスバス１０２上に出力し、制御信号線１３１を介して
メモリ続出しまたは書込み信号を制御バス１０１に出力
し、ＤＭＡ許可信号線１３４を介してＤＭＡ許可信号を
ＩＯコントローラ４とカウンタ５とフリップフロップ７
とに夫々出力する。

ＩＯコントローラ４はこのＤＭＡ許可信号によりＤＭＡ
転送を開始し、データ信号線１４２を介してデータをデ
ータバス１０３に出力するか、もしくはデータ信号線１
４２を介してデータバス１０３上の内容をデータレジス
タ（図示せず）に書込む。

このとき、コンパレータ６はアドレス信号線１６１を介
して入力されるアドレスバス１０２上の内容と、アドレ
ス信号線１５４を介して入力されるカウンタ５の内容と
を比較し、比較結果信号線１６２を介してその比較結果
をフリップフロップ７に出力する。

上述のようにして１回のＤＭＡサイクルが終了すると、
ＤＭＡコントローラ３のアドレスカウンタの内容はイン
クリメントまたはディクリメントされ、レングスカウン
タはディクリメントされる。

また、カウンタ５もＤＭＡ許可信号線１４２を介して入
力されたＤＭＡ許可信号により、ＤＭＡサイクルの終了
時にインクリメントまたはディクリメントされる。

ＤＭＡコントローラ３のアドレスカウンタにおけるイン
クリメントまたはディクリメントの切分けはＤＭＡコン
トローラ３に内蔵されているパラメータレジスタの内容
により行われ、カウンタ５におけるインクリメントまた
はディクリメントの切分けも同様にパラメータによって
行われる。

上記のような処理動作、すなわちＤＭＡ転送が、ＤＭＡ
コントローラ３のレングスカウンタがゼロになるまで、
あるいはＩＯコントローラ４からのＤＭＡ要求信号が出
力されなくなるまで継続される。

フリップフロップ７はＤＭＡサイクルが行われる毎にコ
ンパレータ６からの比較結果を記録しており、この比較
結果が不一致を示すとセットされる。また、フリップフ
ロップ７の内容は割込み信号線１７１を介して中央処理
装置１に通知され、中央処理装置ｌではフリップフロッ
プ７からの通知によりＤＭＡ転送の異常終了を認識する
ことができる。

このように、ＤＭＡサイクル中のアドレスバス１０２上
の内容と、予め設定されたスタートアドレスの値をＤＭ
Ａサイクル毎にインクリメントまたはディクリメントす
るカウンタ５の内容とをコンパレータ６で比較し、この
比較結果が不一致を示すときにフリップフロップ７を介
して中央処理装置１にＤＭＡ転送の異常を通知するよう
にすることによって、終了アドレスが一義的に定まらな
いＤＭＡ転送においてら正常終了あるいは異常終了を容
易に検出することができる。

九匪Ω左逮 以上説明したように本発明によれば、主記憶装置に対す
るダイレクトメモリアクセス時のアドレスと、ダイレク
トメモリアクセスが行われる毎に予め設定された初期値
の加減算を行うカウンタの値とを比較し、その比較結果
が不一致を示すときにダイレクトメモリアクセスによる
データ転送の異常を通知するようにすることによって、
終了アドレスが一義的に定まらないＤＭＡ転送において
も正常終了あるいは異常終了を容易に検出することがで
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・中央処理装置 ２・・・・・・主記憶装置 ３・・・・・・ダイレクトメモリアクセス（ＤＭＡ）コ
ントローラ ４・・・・・・入出力（１０）コントローラ５・・・・
・・カウンタ ６・・・・・・コンパレータ ７・・・・・・フリップフロップ

Claims (1)

【特許請求の範囲】
1. （１）ダイレクトメモリアクセスにより主記憶装置との
   間でのデータ転送が行われる情報処理装置であって、前
   記ダイレクトメモリアクセスが行われる毎に予め設定さ
   れた初期値の加減算を行うカウンタと、前記カウンタの
   値と前記主記憶装置に対する前記ダイレクトメモリアク
   セス時のアドレスとを比較する比較手段とを設け、前記
   比較手段の比較結果が不一致を示すときに前記データ転
   送の異常を通知するようにしたことを特徴とする情報処
   理装置。