JPH012365A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH012365A JPH012365A JP62-158232A JP15823287A JPH012365A JP H012365 A JPH012365 A JP H012365A JP 15823287 A JP15823287 A JP 15823287A JP H012365 A JPH012365 A JP H012365A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、特にシリコンをもちいたＬＳＩの
製造方法に関するものであり、うすい酸化膜上で多結晶
シリコン−アルミニウムの直接コンタクトをとる場合の
製造方法に利用しうる。
製造方法に関するものであり、うすい酸化膜上で多結晶
シリコン−アルミニウムの直接コンタクトをとる場合の
製造方法に利用しうる。
従来の技術
近年、ＬＳＩの高集積化、高密度化にともない用いられ
るデバイス構造も微細なものとなってきた。特にシリコ
ンを用いたＭＯ８ＬＳＩに於て、顕著である。例えばＭ
ＯＳトランジスタのゲート酸化膜を例にとると、１９８
１年頃は７０ｎｍ、１９８４年４０ｎｍ、そして現在は
２０ｎｍ、特殊な用途に於ては１０ｎｍと非常に３くな
ってきた。また、酸化膜上のゲート電極も多結晶シリコ
ン（以下、Ｐｏ１ｙＳｉと略す）が広（用いられていた
が、最近では、高融点金属や、高融点金属とシリコンの
化合物であるシリサイドもＭＯ８ＬＳｒの高速化の為に
用いられている。標準的なＭＯＳトランジスタの構造断
面図を第２図に示す。
るデバイス構造も微細なものとなってきた。特にシリコ
ンを用いたＭＯ８ＬＳＩに於て、顕著である。例えばＭ
ＯＳトランジスタのゲート酸化膜を例にとると、１９８
１年頃は７０ｎｍ、１９８４年４０ｎｍ、そして現在は
２０ｎｍ、特殊な用途に於ては１０ｎｍと非常に３くな
ってきた。また、酸化膜上のゲート電極も多結晶シリコ
ン（以下、Ｐｏ１ｙＳｉと略す）が広（用いられていた
が、最近では、高融点金属や、高融点金属とシリコンの
化合物であるシリサイドもＭＯ８ＬＳｒの高速化の為に
用いられている。標準的なＭＯＳトランジスタの構造断
面図を第２図に示す。
シリコン基板１上に薄いゲート酸化膜３と厚いフィール
ド酸化膜２が形成されており、更に両者に跨って低抵抗
のＰｏ ｌ ｙＳ ｉゲート電極６がパターンだしされ
ている。薄い酸化膜の領域がＭ ＯＳトランジスタの能
動領域となり、厚い酸化膜の領域が受動領域で、能動領
域のトランジスタへの分離部となる。但し、この図では
トランジスタのソース或はドレイン等は記していない。
ド酸化膜２が形成されており、更に両者に跨って低抵抗
のＰｏ ｌ ｙＳ ｉゲート電極６がパターンだしされ
ている。薄い酸化膜の領域がＭ ＯＳトランジスタの能
動領域となり、厚い酸化膜の領域が受動領域で、能動領
域のトランジスタへの分離部となる。但し、この図では
トランジスタのソース或はドレイン等は記していない。
このＭＯＳトランジスタのゲート電極６の外部配線への
とりだしは、層間１１ｉ７のコンタクト部８よりアルミ
ニウム配Ｍ９により行われるのが通常である。このとき
、上記のコンタクト部８は、通常フィールド酸化膜２上
のＰｏ１ｙＳｉ６に対して形成される。なぜならコンタ
クトを覆うアルミニウム配線部と下地のシリコンとの容
量が小さいほどＭＯ３ＬＳＩの速度が早くなるために、
間の酸化膜厚がより厚い部分で配線せんがためである。
とりだしは、層間１１ｉ７のコンタクト部８よりアルミ
ニウム配Ｍ９により行われるのが通常である。このとき
、上記のコンタクト部８は、通常フィールド酸化膜２上
のＰｏ１ｙＳｉ６に対して形成される。なぜならコンタ
クトを覆うアルミニウム配線部と下地のシリコンとの容
量が小さいほどＭＯ３ＬＳＩの速度が早くなるために、
間の酸化膜厚がより厚い部分で配線せんがためである。
しかし、集積度が増すに連れ、Ｐｏ１ｙＳｉを配線とし
て使用することも多くなり、その配線の抵抗が無視でき
な（なってきた。例えば、十分濃度を濃（した低抵抗Ｐ
ｏ １ ｙＳ ｉゲート配線においても２ミクロン幅で
５００ミクロンも引っ張り回すと５にΩもの高抵抗とな
ってしまう。従ってその抵抗を下げてやるために低抵抗
の金属、例えばアルミニウムなどで裏打ちをする必要が
ある。つまり、Ｐｏ１ｙｓｉ上に直接アルミニウムを堆
積する必要がある訳であり、しかも、従来のようにフィ
ールド酸化膜２上だけでな（、高密度化の為にはゲート
酸化膜３上にもＰｏ Ｉ ｙＳ ｉ−アルミニウムの直
接コンタクトを設けてやらないと抵抗は下からな（なる
。もちろんゲート電極としてＰｏ１ｙＳｉを用いずに、
シリサイド化合物や高融点金属を使用すれば、その抵抗
は１／′５はど下がるが、製造方法に問題が残る。
て使用することも多くなり、その配線の抵抗が無視でき
な（なってきた。例えば、十分濃度を濃（した低抵抗Ｐ
ｏ １ ｙＳ ｉゲート配線においても２ミクロン幅で
５００ミクロンも引っ張り回すと５にΩもの高抵抗とな
ってしまう。従ってその抵抗を下げてやるために低抵抗
の金属、例えばアルミニウムなどで裏打ちをする必要が
ある。つまり、Ｐｏ１ｙｓｉ上に直接アルミニウムを堆
積する必要がある訳であり、しかも、従来のようにフィ
ールド酸化膜２上だけでな（、高密度化の為にはゲート
酸化膜３上にもＰｏ Ｉ ｙＳ ｉ−アルミニウムの直
接コンタクトを設けてやらないと抵抗は下からな（なる
。もちろんゲート電極としてＰｏ１ｙＳｉを用いずに、
シリサイド化合物や高融点金属を使用すれば、その抵抗
は１／′５はど下がるが、製造方法に問題が残る。
従って、従来のＰｏ１ｙＳｉ配線工程では、厚いフィー
ルド酸化１１１２と薄いゲート酸化膜３を形成したのち
、ゲート電極と配線を兼ねるＰｏ１ｙＳｉを堆積し、熱
拡散法により不純物を導入する。さて、この熱拡散法と
いうのは、上記のＰＯｌｙｓｉのついたシリコン基板を
９００℃程度の高温電気炉に於て、オキシ塩化リン（Ｐ
ＯＣｌ２）や３臭化はう素（ＢＢｒ３）などの拡散源上
に、キャリアーガスと酸素ガスを流して、Ｐｏ１ｙＳｉ
膜上にＰ（燐）やＢ（はう素）の各々のガラス層を形成
し、そこよりＰやＢを多量にドープしたものである。こ
のＰやＢの不ｎカイガラス層をフッ酸で除去し、その後
、層間絶縁膜７を堆積し、一部をぶつ酸により窓明けし
、アルミニウム膜９堆積を行う方法をとる。実際のＭＯ
３ＬＳＩの製造工程においては、もっと複雑であるがこ
こでは本発明に関するところのみをのべた。
ルド酸化１１１２と薄いゲート酸化膜３を形成したのち
、ゲート電極と配線を兼ねるＰｏ１ｙＳｉを堆積し、熱
拡散法により不純物を導入する。さて、この熱拡散法と
いうのは、上記のＰＯｌｙｓｉのついたシリコン基板を
９００℃程度の高温電気炉に於て、オキシ塩化リン（Ｐ
ＯＣｌ２）や３臭化はう素（ＢＢｒ３）などの拡散源上
に、キャリアーガスと酸素ガスを流して、Ｐｏ１ｙＳｉ
膜上にＰ（燐）やＢ（はう素）の各々のガラス層を形成
し、そこよりＰやＢを多量にドープしたものである。こ
のＰやＢの不ｎカイガラス層をフッ酸で除去し、その後
、層間絶縁膜７を堆積し、一部をぶつ酸により窓明けし
、アルミニウム膜９堆積を行う方法をとる。実際のＭＯ
３ＬＳＩの製造工程においては、もっと複雑であるがこ
こでは本発明に関するところのみをのべた。
発明が解決しようとする問題点
しかし、前述のようにゲート酸化膜が薄くなるに連れ新
たな問題が浮かびあがりそれはゲート酸化膜の耐圧不良
となって現れてきた。つまり、うすい酸化膜上でＰｏ
Ｉ ｙＳ ｉ−アルミの直接コンタクトを用いることに
よりＭＯ８ＬＳＩの歩どまりが極端に低下することが分
かったのである。つまり、第３図に示すように、薄い酸
化膜３（この例では２０ ｎ ｍ ）上に低抵抗のＰｏ
１ｙＳｉ６゜及びアルミニウム膜９を堆積したものの酸
化膜耐圧を調べると第４図に示すように、耐圧不良が多
数発生する。特に酸化膜厚が５０ｎｍ以下になると顕著
である。
たな問題が浮かびあがりそれはゲート酸化膜の耐圧不良
となって現れてきた。つまり、うすい酸化膜上でＰｏ
Ｉ ｙＳ ｉ−アルミの直接コンタクトを用いることに
よりＭＯ８ＬＳＩの歩どまりが極端に低下することが分
かったのである。つまり、第３図に示すように、薄い酸
化膜３（この例では２０ ｎ ｍ ）上に低抵抗のＰｏ
１ｙＳｉ６゜及びアルミニウム膜９を堆積したものの酸
化膜耐圧を調べると第４図に示すように、耐圧不良が多
数発生する。特に酸化膜厚が５０ｎｍ以下になると顕著
である。
上述問題は以下の理由により生ずると思われる。即ちＰ
ｏ ｌ ｙＳ ｉを酸化膜上に堆積すると、小さなグレ
イン（結晶粒界）が多数発生し、次工程の熱拡散により
ガラス層が粒界に沿って酸化膜まで浸透する。次のガラ
ス層を除去する工程で下地の酸化膜まで薄（エッチされ
、そこにアルミニウムが来れば酸化膜厚が減少した分だ
け耐圧不良の原因になると予想される。さらに、Ｐｏ１
ｙＳｉ−アルミニウムの二層模の熱膨張係数の差により
発生する応力の為にアルミニウムが異常拡散するとも言
われている。特に結晶粒界が不規則に多数存在するＰｏ
ｌ ｙＳ ｉ−アルミニウムの場合に局部的な応力が
発生するようである。なぜならＰｏ１ｙｓｉゲート、或
はアルミニウムゲートの単層膜ならば耐圧の劣化は生じ
ないからである。何れの場合もＰｏ１ｙＳｉの堆積状態
に非常に関係する。つまり結晶粒界の存在が大きな意味
を持ち、熱拡散時の不純物塊がトラップされるために悪
影響を及ぼすものと判断される。通常、Ｐｏ１ｙＳｉは
６００℃前後での、減圧下雰囲気でＳｉＨ４ガスの熱分
解により堆積され、しかも下地が酸化膜であるため、結
晶粒界が必ず発生する。より低温でアモルファス状に堆
積することができるが、次工程の熱拡散時に再度熱処理
を受は結晶粒界が成長してしまう。
ｏ ｌ ｙＳ ｉを酸化膜上に堆積すると、小さなグレ
イン（結晶粒界）が多数発生し、次工程の熱拡散により
ガラス層が粒界に沿って酸化膜まで浸透する。次のガラ
ス層を除去する工程で下地の酸化膜まで薄（エッチされ
、そこにアルミニウムが来れば酸化膜厚が減少した分だ
け耐圧不良の原因になると予想される。さらに、Ｐｏ１
ｙＳｉ−アルミニウムの二層模の熱膨張係数の差により
発生する応力の為にアルミニウムが異常拡散するとも言
われている。特に結晶粒界が不規則に多数存在するＰｏ
ｌ ｙＳ ｉ−アルミニウムの場合に局部的な応力が
発生するようである。なぜならＰｏ１ｙｓｉゲート、或
はアルミニウムゲートの単層膜ならば耐圧の劣化は生じ
ないからである。何れの場合もＰｏ１ｙＳｉの堆積状態
に非常に関係する。つまり結晶粒界の存在が大きな意味
を持ち、熱拡散時の不純物塊がトラップされるために悪
影響を及ぼすものと判断される。通常、Ｐｏ１ｙＳｉは
６００℃前後での、減圧下雰囲気でＳｉＨ４ガスの熱分
解により堆積され、しかも下地が酸化膜であるため、結
晶粒界が必ず発生する。より低温でアモルファス状に堆
積することができるが、次工程の熱拡散時に再度熱処理
を受は結晶粒界が成長してしまう。
本発明は、上述の問題点に鑑みて成されたもので、Ｐｏ
１ｙＳｉの結晶粒界の発生を極力抑え、熱拡散時の均一
性を高め、ゲート酸化膜の耐圧不良を減少することがで
きる半導体の製造方法を提供することを目的とする。
１ｙＳｉの結晶粒界の発生を極力抑え、熱拡散時の均一
性を高め、ゲート酸化膜の耐圧不良を減少することがで
きる半導体の製造方法を提供することを目的とする。
問題点を解決するための手段
本発明は上述の問題点を解決するため、Ｐｏ１ｙＳｉの
堆積後にＳｉイオンを注入し、その後に高温で熱拡散す
るという工程を備えたものである。
堆積後にＳｉイオンを注入し、その後に高温で熱拡散す
るという工程を備えたものである。
作用
本発明は上述の構成によって、Ｐｏ１ｙＳｉの結晶粒界
を減少し、高密度で結晶性の良いＰｏ１ｙＳｉへと変質
させ、次工程の熱拡散によっても均一な構造のＰｏ Ｉ
ｙＳ ｉが維持されるため、アルミニウムとの密着性
も向上し、局部的な応力の発生もみられず、従ってゲー
ト酸化膜への影響も極めて少な（なり、酸化膜耐圧が向
上することが可能となる。
を減少し、高密度で結晶性の良いＰｏ１ｙＳｉへと変質
させ、次工程の熱拡散によっても均一な構造のＰｏ Ｉ
ｙＳ ｉが維持されるため、アルミニウムとの密着性
も向上し、局部的な応力の発生もみられず、従ってゲー
ト酸化膜への影響も極めて少な（なり、酸化膜耐圧が向
上することが可能となる。
実施例
第１図は本発明の一実施例による半導体装置の製造方法
の概略の断面図である。シリコン基板１上に厚いフィー
ルド酸化膜２と、薄いゲート酸化膜３を形成する。これ
は一般に良く知られている選択酸化法を用いれば良い。
の概略の断面図である。シリコン基板１上に厚いフィー
ルド酸化膜２と、薄いゲート酸化膜３を形成する。これ
は一般に良く知られている選択酸化法を用いれば良い。
通常、各々の熱酸化膜厚は、５００ｎｍ、２０ｎｍ程度
である。次に、全面に、減圧ＣＶＤ法により３００ｎｍ
のＰｏ１ｙｓｉ４を堆積する。堆積温度は６００℃でＳ
ｉＨ４ガスの熱分解を利用する。その後、第１図（ｂ）
に示すようにシリコン（Ｓｉ”）のイオン注入を行う。
である。次に、全面に、減圧ＣＶＤ法により３００ｎｍ
のＰｏ１ｙｓｉ４を堆積する。堆積温度は６００℃でＳ
ｉＨ４ガスの熱分解を利用する。その後、第１図（ｂ）
に示すようにシリコン（Ｓｉ”）のイオン注入を行う。
５はＳｉイオンの注入されたＰｏ１ｙＳｉ＠域である。
加速電圧は２５Ｋｅｖないし１００Ｋｅｖ、注入量は１
Ｅ１５／ｃｗｔ以上が望ましい。逆に注入量をそれ以上
多く増やしても、後述の効果は、徐々にしか増えない。
Ｅ１５／ｃｗｔ以上が望ましい。逆に注入量をそれ以上
多く増やしても、後述の効果は、徐々にしか増えない。
その後９００℃に保った電気炉中にシリコン基板を挿入
し、オキシ塩化燐（ＰＯＣｌ２）を拡散源として、キャ
リアーガスである窒素ガスと、酸化剤である酸素カスを
流すことによってリンガラスをＰｏ１ｙＳｉ上に形成し
、リンを高濃度に導入する。そのときのシート抵抗は２
５Ω／口程度である。生じた５ｎｍ程度のリンガラス層
をフッ酸で除去したのち、この低抵抗Ｐｏ１ｙＳｉ６を
ゲート或は配線の所定のパターンとして形成しく第１図
Ｃ）、眉間絶縁膜７を堆積する。（第１図ｄ）通常ＣＶ
Ｄ法で５００ｎｍ以上堆積し、熱処理を加えて焼きしめ
を行う。その後、第１図（ｅ）に示すように薄いゲート
酸化膜上のＰｏ１ｙＳｉ６に対して所定のコンタクト窓
８をホトリソグラフィー及びエツチング工程を用いて開
孔する。引き続いてアルミニウム配線９を行う。以上が
簡単な工程フローであり、Ｐｏ Ｉ ｙＳ ｉｃニアル
ミニウムの接続を中心に話を進めた。本発明のようにＰ
ｏ１ｙＳｉにＳｉイオンを注入することによって、その
結晶粒界をなくすと共に、熱処理による再結晶化を防ぐ
ことが出来る。また、均質なＰｏ１ｙＳｉであるため、
拡散も均一であり、リンガラス層も表面のみ付着し、局
所的に浸透することもない。第５図には、本発明を用い
た場合の第４図の試量と同一酸化膜厚、同一ゲート面積
での耐圧の向上例を示す。第４図の従来の構造と同じ＜
、Ｐｏ１ｙＳｉとアルミニウムとを直接重ねたものであ
り、低電界に対して明らかな特性改善がみられる。
し、オキシ塩化燐（ＰＯＣｌ２）を拡散源として、キャ
リアーガスである窒素ガスと、酸化剤である酸素カスを
流すことによってリンガラスをＰｏ１ｙＳｉ上に形成し
、リンを高濃度に導入する。そのときのシート抵抗は２
５Ω／口程度である。生じた５ｎｍ程度のリンガラス層
をフッ酸で除去したのち、この低抵抗Ｐｏ１ｙＳｉ６を
ゲート或は配線の所定のパターンとして形成しく第１図
Ｃ）、眉間絶縁膜７を堆積する。（第１図ｄ）通常ＣＶ
Ｄ法で５００ｎｍ以上堆積し、熱処理を加えて焼きしめ
を行う。その後、第１図（ｅ）に示すように薄いゲート
酸化膜上のＰｏ１ｙＳｉ６に対して所定のコンタクト窓
８をホトリソグラフィー及びエツチング工程を用いて開
孔する。引き続いてアルミニウム配線９を行う。以上が
簡単な工程フローであり、Ｐｏ Ｉ ｙＳ ｉｃニアル
ミニウムの接続を中心に話を進めた。本発明のようにＰ
ｏ１ｙＳｉにＳｉイオンを注入することによって、その
結晶粒界をなくすと共に、熱処理による再結晶化を防ぐ
ことが出来る。また、均質なＰｏ１ｙＳｉであるため、
拡散も均一であり、リンガラス層も表面のみ付着し、局
所的に浸透することもない。第５図には、本発明を用い
た場合の第４図の試量と同一酸化膜厚、同一ゲート面積
での耐圧の向上例を示す。第４図の従来の構造と同じ＜
、Ｐｏ１ｙＳｉとアルミニウムとを直接重ねたものであ
り、低電界に対して明らかな特性改善がみられる。
尚、本実施例は、薄いゲート酸化膜上のＰｏｌｙＳｉ上
にのみコンタクト部をもうけたものであるが、勿論厚い
フィールド酸化膜上でもなんら問題はない。またコンタ
クト部も非常に大きくとって、はとんどのＰｏ ｌ ｙ
Ｓ ｉ上にアルミニウムがきても良い。更に、アルミニ
ウムのみならず、シリコン入りアルミニウム、モリブデ
ン（Ｍｏ）、タングステン（Ｗ）、チタニウム（Ｔ ｉ
） 、コバルト（Ｃｏ）１．或はそれらのシリサイド
化合物でも良い。
にのみコンタクト部をもうけたものであるが、勿論厚い
フィールド酸化膜上でもなんら問題はない。またコンタ
クト部も非常に大きくとって、はとんどのＰｏ ｌ ｙ
Ｓ ｉ上にアルミニウムがきても良い。更に、アルミニ
ウムのみならず、シリコン入りアルミニウム、モリブデ
ン（Ｍｏ）、タングステン（Ｗ）、チタニウム（Ｔ ｉ
） 、コバルト（Ｃｏ）１．或はそれらのシリサイド
化合物でも良い。
発明の効果
以上の説明から明らかなように、本発明は、Ｐｏ１ｙｓ
ｉにシリコンをイオン注入することにより結晶粒界を減
少させ、より均一で良質なＰｏ１ｙｓｉ膜とし、更には
、熱処理後でも均一なＰ。
ｉにシリコンをイオン注入することにより結晶粒界を減
少させ、より均一で良質なＰｏ１ｙｓｉ膜とし、更には
、熱処理後でも均一なＰ。
ＩｙＳｉを維持できる事が明らかである。従って、Ｐｏ
Ｉ ｙＳ ｉ−アルミニウム二層膜による薄い酸化膜
の耐圧劣化を回避でき、ひいては、ＭＯ８ＬＳ Ｉの高
集積化及び歩どまり向上につながるものである。
Ｉ ｙＳ ｉ−アルミニウム二層膜による薄い酸化膜
の耐圧劣化を回避でき、ひいては、ＭＯ８ＬＳ Ｉの高
集積化及び歩どまり向上につながるものである。
第１図は本発明による一実施例の工程フロー断面図、第
２図は従来の方法による構造断面図、第３図は酸化膜耐
圧の測定を実施したＭＯ８構造の断面図、第４図は従来
の方法での酸化膜耐圧分布例を示し、縦軸は不良発生個
数で、横軸は１ｃｍ口のゲート電極に於て１ｎＡの電流
が流れるときの電界強度を示す図、第５図は本発明例に
よるＭＯ８構造の耐圧分布例を示す図である。 １・・・シリコン基板、３・・・ゲート酸化膜、６・・
書Ｐｏ１ｙＳｉ、９・・・アルミ配線。 代理人の氏名 弁理士 中尾敏男 ほか１名！１図 第１図 第２図 第３図 ？ 第４図 第５図
２図は従来の方法による構造断面図、第３図は酸化膜耐
圧の測定を実施したＭＯ８構造の断面図、第４図は従来
の方法での酸化膜耐圧分布例を示し、縦軸は不良発生個
数で、横軸は１ｃｍ口のゲート電極に於て１ｎＡの電流
が流れるときの電界強度を示す図、第５図は本発明例に
よるＭＯ８構造の耐圧分布例を示す図である。 １・・・シリコン基板、３・・・ゲート酸化膜、６・・
書Ｐｏ１ｙＳｉ、９・・・アルミ配線。 代理人の氏名 弁理士 中尾敏男 ほか１名！１図 第１図 第２図 第３図 ？ 第４図 第５図
Claims (3)
- （１）半導体基板上に厚い絶縁膜と薄い絶縁膜を形成す
る工程と、前記絶縁膜上に多結晶シリコンを形成する工
程と、前記多結晶シリコン膜にシリコンをイオン注入す
る工程と、前記多結晶シリコン膜中に熱拡散によりリン
もしくはホウ素を導入する工程と、前記多結晶シリコン
膜を所定のパターンに形成する工程と、前記多結晶シリ
コン膜上に層間絶縁膜を形成する工程と、前記層間絶縁
膜に所定のコンタクトパターンを形成し不要な層間絶縁
膜を除去する工程と、前記コンタクト部を覆うように金
属薄膜を形成する工程とから成る事を特徴とする半導体
装置の製造方法。 - （２）コンタクト部が、薄い絶縁膜を必ず含む絶縁膜上
の多結晶シリコン上にあることを特徴とする特許請求の
範囲第１項に記載の半導体装置の製造方法。 - （３）薄い絶縁膜が４０ｎｍ以下、シリコンイオン注入
量が１Ｅ１５／ｃｍ＾２以上、熱拡散が８００℃以上、
金属薄膜がＡＬ、シリコンを含むＡＬ、あるいは、Ｗ、
Ｔｉ、Ｍｏ、Ｃｏの高融点金属、もしくはそれらのシリ
サイド化合物である事を特徴とする特許請求の範囲第１
又は第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158232A JPS642365A (en) | 1987-06-25 | 1987-06-25 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158232A JPS642365A (en) | 1987-06-25 | 1987-06-25 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH012365A true JPH012365A (ja) | 1989-01-06 |
| JPS642365A JPS642365A (en) | 1989-01-06 |
Family
ID=15667164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62158232A Pending JPS642365A (en) | 1987-06-25 | 1987-06-25 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS642365A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0763416B2 (ja) * | 1991-03-25 | 1995-07-12 | タカラベルモント株式会社 | 洗髪装置におけるシャンプーボールの洗浄装置 |
-
1987
- 1987-06-25 JP JP62158232A patent/JPS642365A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| US5518960A (en) | Method of manufacturing a wiring layer including amorphous silicon and refractory metal silicide | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| JPH012365A (ja) | 半導体装置の製造方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JPS61224435A (ja) | 半導体装置 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JPH0355829A (ja) | 半導体装置の製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6097668A (ja) | 半導体装置及びその製造方法 | |
| JPH04100238A (ja) | 半導体装置の製造方法 | |
| KR100328703B1 (ko) | 반도체장치의 폴리사이드 구조 형성방법 | |
| KR100511899B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JPS603156A (ja) | 半導体装置の製造方法 | |
| JPH0656835B2 (ja) | 半導体への不純物拡散方法 | |
| JPS6074640A (ja) | 半導体装置の製造方法 | |
| JPH06196571A (ja) | 半導体装置の製造方法 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPS63283064A (ja) | ポリサイドパタ−ンの形成方法 | |
| JPS62115776A (ja) | 半導体装置の製造方法 | |
| JPH0658965B2 (ja) | 半導体装置の製造方法 |