JPH01238035A - Ｌｓｉレイアウト設計方法 - Google Patents
Ｌｓｉレイアウト設計方法Info
- Publication number
- JPH01238035A JPH01238035A JP63065124A JP6512488A JPH01238035A JP H01238035 A JPH01238035 A JP H01238035A JP 63065124 A JP63065124 A JP 63065124A JP 6512488 A JP6512488 A JP 6512488A JP H01238035 A JPH01238035 A JP H01238035A
- Authority
- JP
- Japan
- Prior art keywords
- functional blocks
- data
- wiring
- wirings
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩレイアクト設計方法に関し、特にコンピ
ュータエイデツドデザイン（ＣＡＤ）にょシ機能ブロッ
ク間の配線及び機能ブロックの位置等を決定するＬＳＩ
レイアウト設計方法に関する。
ュータエイデツドデザイン（ＣＡＤ）にょシ機能ブロッ
ク間の配線及び機能ブロックの位置等を決定するＬＳＩ
レイアウト設計方法に関する。
従来、この種のＬＳＩレイアウト設計方法は。
機能ブロック間の結線要求に対して詳細な配線を行なう
ことにより、機能ブロック間の必要な配線領域金決足し
各機能ブロックの配置を決定する構成となっていた。
ことにより、機能ブロック間の必要な配線領域金決足し
各機能ブロックの配置を決定する構成となっていた。
上述した従来のＬＳＩレイアウト設計方法は、機能ブロ
ック間の結線要求に対し、詳細な配線を行なうことによ
シ機能ブロック間に必要な配線領域及び各機能ブロック
の配置を決定する構成となっているので、ＬＳＩレイア
９ト設計における配置、配線過程の最終段階にならなけ
れば機能ブロックの正確な位置及びチップ全体の大きさ
が分らず製造のための準備が遅れるという欠点がある。
ック間の結線要求に対し、詳細な配線を行なうことによ
シ機能ブロック間に必要な配線領域及び各機能ブロック
の配置を決定する構成となっているので、ＬＳＩレイア
９ト設計における配置、配線過程の最終段階にならなけ
れば機能ブロックの正確な位置及びチップ全体の大きさ
が分らず製造のための準備が遅れるという欠点がある。
本発明の目的は、早期段階でチップ面積を見積ることが
でき、適正な時期に製造準備をすることができるＬＳＩ
レイアウト設定方法を提供することにある。
でき、適正な時期に製造準備をすることができるＬＳＩ
レイアウト設定方法を提供することにある。
本発明のＬＳＩレイアウト設計方法は、複数の機能ブロ
ックの概略配置データを入力するステップと、前記各機
能ブロック間及びこれら機能ブロック・外部接続用端子
間の配線の概略径路データ及び入出力端位置データを入
力するステップと、前記配線の基本間隔データを入力す
るステップと、前記各機能ブロック間の相対向する辺の
間、及び前記外部接続用端子と相対向する前記機能ブロ
ックの辺との間をこれらの辺に並行して通る配線の本数
を算出するステップと、前記算出された配線の本数と前
記配線の基本間隔データとから前記各機能ブロック間及
び前記外部接続用端子・機能ブロック間の間隔全算出す
るステップと、前記算出された間隔に従って前記各機能
ブロックを移動させ再配置するステップと、前記配線の
基本間隔及び前記配線の概略径路データ、入出力端位置
データに従って前記各配線を再配置するステップとを含
んで構成される。
ックの概略配置データを入力するステップと、前記各機
能ブロック間及びこれら機能ブロック・外部接続用端子
間の配線の概略径路データ及び入出力端位置データを入
力するステップと、前記配線の基本間隔データを入力す
るステップと、前記各機能ブロック間の相対向する辺の
間、及び前記外部接続用端子と相対向する前記機能ブロ
ックの辺との間をこれらの辺に並行して通る配線の本数
を算出するステップと、前記算出された配線の本数と前
記配線の基本間隔データとから前記各機能ブロック間及
び前記外部接続用端子・機能ブロック間の間隔全算出す
るステップと、前記算出された間隔に従って前記各機能
ブロックを移動させ再配置するステップと、前記配線の
基本間隔及び前記配線の概略径路データ、入出力端位置
データに従って前記各配線を再配置するステップとを含
んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａｌ、 （ｂｌはそれぞれ本発明の第１の実施
例を説明するための設計工場順に示したＬＳＩチップの
配置図である。
例を説明するための設計工場順に示したＬＳＩチップの
配置図である。
まず、第１図（ａｌに示すように、機能ブロック２人〜
２ｃがはみ出さない程度の外枠ＩＡを定め、この外枠ｌ
い内に機能ブロック２Ａ〜２Ｃを概略配置して、ＣＡＤ
装置に、この概略配置データを入力し、浸いて各機能ブ
ロック２Ａ〜２８聞及びこれら機能ブロック２Ａ〜２゜
と外部接続用端子４との間の配縁３の概略径路データ及
び入出力端２１の位置データを入力する。
２ｃがはみ出さない程度の外枠ＩＡを定め、この外枠ｌ
い内に機能ブロック２Ａ〜２Ｃを概略配置して、ＣＡＤ
装置に、この概略配置データを入力し、浸いて各機能ブ
ロック２Ａ〜２８聞及びこれら機能ブロック２Ａ〜２゜
と外部接続用端子４との間の配縁３の概略径路データ及
び入出力端２１の位置データを入力する。
この時、各機能ブロック２Ａ〜２ｏは互いに辺が接触し
ていても重ならなければよい。また、配線と機能ブロッ
ク２Ａ〜２ｏの辺とが接触していてもよいし、配置どう
し接触していてもかまわない。
ていても重ならなければよい。また、配線と機能ブロッ
ク２Ａ〜２ｏの辺とが接触していてもよいし、配置どう
し接触していてもかまわない。
とにかく、配線の入出力端２１の位置とこの配線がどの
機能ブロック（２Ａ〜２ｏ）間を通るかという配線径路
が明確であればよい。
機能ブロック（２Ａ〜２ｏ）間を通るかという配線径路
が明確であればよい。
次に、配線の基本間隔データをＣＡＤ装置に入力する。
次に、ＣＡＩ）装置において、入力された機能ブロック
２Ａ〜２ｏの概略配置データ、配線の概略径路データ、
入出力端２１の位置データ及び配線の基本間隔データを
もとにして、機能ブロック２Ａ〜２ｏ間の相対向する辺
の間、及び外部接続用端子４と相対向する機能ブロック
２Ａ〜２ｏの辺との間をこれらの辺に並行して通る配線
の本数が算出され、機能ブロック２Ａ〜２ｏ間、及び外
部接続用端子４と機能ブロック２λ〜２ｏとの間の間隔
が算出される。
２Ａ〜２ｏの概略配置データ、配線の概略径路データ、
入出力端２１の位置データ及び配線の基本間隔データを
もとにして、機能ブロック２Ａ〜２ｏ間の相対向する辺
の間、及び外部接続用端子４と相対向する機能ブロック
２Ａ〜２ｏの辺との間をこれらの辺に並行して通る配線
の本数が算出され、機能ブロック２Ａ〜２ｏ間、及び外
部接続用端子４と機能ブロック２λ〜２ｏとの間の間隔
が算出される。
続いて％第１図（ｂｌに示すように、算出された間隔に
従って各機能ブロック２Ａ〜２ｏが移動、再配置され、
この段階でＬＳＩチップの面積を見積ることができる。
従って各機能ブロック２Ａ〜２ｏが移動、再配置され、
この段階でＬＳＩチップの面積を見積ることができる。
次に配線の基本間隔及び配線の概略径路データ。
入出力端位置データに従って各配縁３が詳細に再配置さ
れ、機能ブロック２Ａ〜２ｏ及び配縁３のレイアウト設
計が終了する。第１図ｔｂｌ甲のｄが配線の基本間隔で
あり、各配線３０間隔はこの基本間隔ｄと等しいか広く
設定される。
れ、機能ブロック２Ａ〜２ｏ及び配縁３のレイアウト設
計が終了する。第１図ｔｂｌ甲のｄが配線の基本間隔で
あり、各配線３０間隔はこの基本間隔ｄと等しいか広く
設定される。
従って、各配線３が詳細に再配置畜れる前にＬＳＩチッ
プの大きさ等を知ることができ、製造準備を適切な時期
に進めることができる。
プの大きさ等を知ることができ、製造準備を適切な時期
に進めることができる。
上記設計方法を流れ図で示すと第２図のとおりとなる。
第３図（ａｌ、 （ｂｌはそれぞれ本発明の第２の実機
例を説明するための設計工程１１＠に示したＬＳＩチッ
プの配置図である。
例を説明するための設計工程１１＠に示したＬＳＩチッ
プの配置図である。
この実施例においては、第３図（ａ）に示すように、各
機能ブロック２Ｄ〜２Ｌが互いに辺を接して配置された
状態から設計が開始されている。
機能ブロック２Ｄ〜２Ｌが互いに辺を接して配置された
状態から設計が開始されている。
そして、第１の実施例と同様のステップを径て第３図（
ｂ）に示すような各機能ブロック２Ｄ〜２Ｌの再配置が
行なわれる。
ｂ）に示すような各機能ブロック２Ｄ〜２Ｌの再配置が
行なわれる。
なお第３図（ａＩｔ （ｂｌにおいては、機能ブロック
２Ｄ〜２Ｌ間の配線、及び外部接続用端子と各機能ブロ
ック２Ｄ〜２Ｌとの間の配線等は省略されている。
２Ｄ〜２Ｌ間の配線、及び外部接続用端子と各機能ブロ
ック２Ｄ〜２Ｌとの間の配線等は省略されている。
以上説明したように本発明は、各機能ブロックの概略配
置データ、機能ブロック間及び機能ブロック・外部接続
用端子間の配線の膚賂径路データ及び配線の基本間隔デ
ータ等を入力して各機能ブロック間の間隔等を算出して
各機能ブロックの配置を決定し、しかる後に各配線の詳
細配置を行う構成とすることによシ、各配線の詳細配置
の前にＬＳＩチップの大きさを見積ることができ、適正
な時期に製造準備をすることができる効果がある。
置データ、機能ブロック間及び機能ブロック・外部接続
用端子間の配線の膚賂径路データ及び配線の基本間隔デ
ータ等を入力して各機能ブロック間の間隔等を算出して
各機能ブロックの配置を決定し、しかる後に各配線の詳
細配置を行う構成とすることによシ、各配線の詳細配置
の前にＬＳＩチップの大きさを見積ることができ、適正
な時期に製造準備をすることができる効果がある。
第１図（ａ）、 （ｂ）はそれぞれ本発明の第１の実施
例を説明するための設計工程順に示したＬＳＩチップの
配置図、第２図は本発明の第１の実施例を説明するだめ
の流れ図、第３図（ａ）、 （ｂｌはそれぞれ本発明の
第２の実施例ｔ−説明するためのＬＳＩチップの配置図
である。 ｌＡ〜ＩＤ・・・・・・外枠、２Ａ〜２Ｌ・・・・・・
機能ブロック、３・・・・・・配線、４・・・・・・外
部接続用端子、２１・・・・・・入出力端、Ｓ１〜Ｓ５
・・・・・・ステップ。 代理人 弁理士 内 原 晋 第１図 第２図
例を説明するための設計工程順に示したＬＳＩチップの
配置図、第２図は本発明の第１の実施例を説明するだめ
の流れ図、第３図（ａ）、 （ｂｌはそれぞれ本発明の
第２の実施例ｔ−説明するためのＬＳＩチップの配置図
である。 ｌＡ〜ＩＤ・・・・・・外枠、２Ａ〜２Ｌ・・・・・・
機能ブロック、３・・・・・・配線、４・・・・・・外
部接続用端子、２１・・・・・・入出力端、Ｓ１〜Ｓ５
・・・・・・ステップ。 代理人 弁理士 内 原 晋 第１図 第２図
Claims (1)
- 複数の機能ブロックの概略配置データを入力するステ
ップと、前記各機能ブロック間及びこれら機能ブロック
・外部接続用端子間の配線の概略径路データ及び入出力
端位置データを入力するステップと、前記配線の基本間
隔データを入力するステップと、前記各機能ブロック間
の相対向する辺の間、及び前記外部接続用端子と相対向
する前記機能ブロックの辺との間をこれらの辺に並行し
て通る配線の本数を算出するステップと、前記算出され
た配線の本数と前記配線の基本間隔データとから前記各
機能ブロック間及び前記外部接続用端子・機能ブロック
間の間隔を算出するステップと、前記算出された間隔に
従って前記各機能ブロックを移動させ再配置するステッ
プと、前記配線の基本間隔及び前記配線の概略径路デー
タ、入出力端位置データに従って前記各配線を再配置す
るステップとを含むことを特徴とするＬＳＩレイアウト
設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065124A JPH01238035A (ja) | 1988-03-17 | 1988-03-17 | Ｌｓｉレイアウト設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065124A JPH01238035A (ja) | 1988-03-17 | 1988-03-17 | Ｌｓｉレイアウト設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01238035A true JPH01238035A (ja) | 1989-09-22 |
Family
ID=13277812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63065124A Pending JPH01238035A (ja) | 1988-03-17 | 1988-03-17 | Ｌｓｉレイアウト設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238035A (ja) |
-
1988
- 1988-03-17 JP JP63065124A patent/JPH01238035A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112560388B (zh) | 一种版图设计中的对称布局布线方法 | |
| JP3102365B2 (ja) | 配置配線方法 | |
| JPH01238035A (ja) | Ｌｓｉレイアウト設計方法 | |
| JP2001085528A (ja) | 半導体集積回路の設計方法および半導体集積回路の製造方法 | |
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| US20030135837A1 (en) | Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor | |
| JPH06204437A (ja) | フロアプランナ及びフロアプラン方法 | |
| JP2967796B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
| JPH06232263A (ja) | 半導体集積回路における信号伝播遅延時間の最適化方法 | |
| JPS63232445A (ja) | 半導体集積回路のセル自動配置方法 | |
| JPH0795561B2 (ja) | 半導体集積回路の製造方法 | |
| JP2886913B2 (ja) | 半導体装置の配線方法 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム | |
| JPH09116018A (ja) | 自動配置配線方法 | |
| JPH0645445A (ja) | 集積回路の配線設計方法 | |
| JPH0964287A (ja) | 金属配線形成方法 | |
| JPH10321727A (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPH0795562B2 (ja) | ビルディングブロック方式による集積回路の設計方法 | |
| JPH1117157A (ja) | フロアープランレイアウトシステム | |
| JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
| JPS62131540A (ja) | 集積回路の配線設計法 | |
| JPH02278830A (ja) | 半導体装置の配線方法 | |
| JPS63260150A (ja) | 集積回路の配置設計方法 | |
| JPH02224371A (ja) | ゲートアレイｌｓｉ | |
| JPH04250571A (ja) | 配線長予測装置 |