JPH01255260A - リードフレームの構造 - Google Patents

リードフレームの構造

Info

Publication number
JPH01255260A
JPH01255260A JP63083357A JP8335788A JPH01255260A JP H01255260 A JPH01255260 A JP H01255260A JP 63083357 A JP63083357 A JP 63083357A JP 8335788 A JP8335788 A JP 8335788A JP H01255260 A JPH01255260 A JP H01255260A
Authority
JP
Japan
Prior art keywords
lead frame
island
island portion
wire bonding
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63083357A
Other languages
English (en)
Inventor
Rikuo Yamanaka
山中　陸生
Naoharu Senba
仙波　直治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63083357A priority Critical patent/JPH01255260A/ja
Publication of JPH01255260A publication Critical patent/JPH01255260A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームの構造に関するものである。
〔従来の技術〕
従来のこの種のリードフレームの構造は第２図又は、第
３図に示すような構造となっていた。第２図はリードフ
レーム６のアイランド部３に接着剤５用いて受動素子、
能動素子１等を接着し、金属細線２を用いてリードフレ
ーム６に接続する。
第３図はプレス法によりアイランドの吊りピンを下方に
折り曲げアイランド全体を任意に下げる構造となってい
る。リードフレーム６のアイランド部３に接着剤５を用
いて受動素子、能動素子１等を接着し、金属細線２を用
いてリードフレーム６に接続する。
〔発明が解決しようとする課題〕
上述した従来のリードフレームの構造は、第２図の構造
では受動素子、能動素子が厚くなった場合、ワイヤーボ
ンディング工程が不安定となる。
また、第３図の構造は、プレス法によりアイランド部を
下げているため、下げ寸法（デインプル寸法）のバラツ
キが大きくなり、グイボンディング、ワイヤーボンディ
ング工程に於ける不安定が起り、製品の品質に悪影響を
及す。また高価な金型が必要であるという欠点がある。
〔課題を解決するための手段〕
本発明のリードフレームの構造は、半導体装置を搭載す
るアイランド部及び内部リードが同一平面内に設けられ
ているリードフレーム構造において、ハーフエッチ法に
より、アイランド部の任意の箇所に凹部を設けたことを
特徴とする。
〔発明の効果〕
以上説明したように本発明は、アイランド部の下げが発
生しないために、下げ寸法のバラツキはなくなる。従っ
て、グイボンディング、ワイヤーボンディング工程に於
る不安定がなくなって製品の品質が安定する。プレス金
型も不要となる。且つ、アイランドの任意の箇所に凹部
を設ける事が容易である。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。アイランド
部と内部リードとが同一平面内に設けられているリード
フレーム６のアイランド部３にハーフエッチ法を用いて
任意の凹部４を設ける。このようなリードフレームに接
着剤５を用いて受動素子、能動素子１等を接着し、金属
細線２を用いてリードフレーム６の内部リードに接続す
る。このような構造は、リードフレーム６とアイランド
部３の底面が同一面であるため、ダイボンディング、ワ
イヤーホンディング等の工程が安定する。また、受動素
子、能動素子等の高さも下げられるため、ワイヤーボン
ディングの安定性、高速性が得られる。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図及び第３図
は従来構造の断面図である。 ｌ・・・・半導体素子、２・・・・・・金属細線、３・
・・・アイランド部、４・・・・・・凹部、５・・・・
・・接着剤、６・・・・・・リードフレーム、７・・・
・・・アイランド下げ寸法。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子を搭載するアイランド部及び内部リードが
    同一平面内に設けられているリードフレーム構造におい
    て、ハーフエッチ法を用いて、アイランド部に任意の凹
    部を設けた事を特徴とするリードフレームの構造。
JP63083357A 1988-04-04 1988-04-04 リードフレームの構造 Pending JPH01255260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63083357A JPH01255260A (ja) 1988-04-04 1988-04-04 リードフレームの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63083357A JPH01255260A (ja) 1988-04-04 1988-04-04 リードフレームの構造

Publications (1)

Publication Number Publication Date
JPH01255260A true JPH01255260A (ja) 1989-10-12

Family

ID=13800183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63083357A Pending JPH01255260A (ja) 1988-04-04 1988-04-04 リードフレームの構造

Country Status (1)

Country Link
JP (1) JPH01255260A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635756A (en) * 1990-04-06 1997-06-03 Hitachi, Ltd. Semiconductor device, lead frame therefor and memory card to provide a thin structure
JP2002184911A (ja) * 2000-12-15 2002-06-28 Nippon Inter Electronics Corp 樹脂封止型電子部品
JP2003031752A (ja) * 2001-07-11 2003-01-31 Sony Corp リードフレーム、半導体装置、およびその製造方法
JP2015185619A (ja) * 2014-03-20 2015-10-22 日立マクセル株式会社 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127047A (en) * 1979-03-26 1980-10-01 Hitachi Ltd Resin-sealed semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127047A (en) * 1979-03-26 1980-10-01 Hitachi Ltd Resin-sealed semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635756A (en) * 1990-04-06 1997-06-03 Hitachi, Ltd. Semiconductor device, lead frame therefor and memory card to provide a thin structure
JP2002184911A (ja) * 2000-12-15 2002-06-28 Nippon Inter Electronics Corp 樹脂封止型電子部品
JP2003031752A (ja) * 2001-07-11 2003-01-31 Sony Corp リードフレーム、半導体装置、およびその製造方法
JP2015185619A (ja) * 2014-03-20 2015-10-22 日立マクセル株式会社 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5139969A (en) Method of making resin molded semiconductor device
JPH0195544A (ja) リードフレーム
JPH03105950A (ja) 半導体集積回路のパッケージ
JP2797732B2 (ja) Ｉｃパッケージ
JPH03248454A (ja) 混成集積回路装置
JPS62179752A (ja) 半導体装置
JPH01286342A (ja) 面実装超薄形半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JPH02137253A (ja) 半導体装置
JPS61148849A (ja) 半導体装置
JPH04101437A (ja) 半導体装置の実装方法
JP2705983B2 (ja) 半導体装置の製造方法
JPS5878654U (ja) モ−ルド型半導体素子
JPH062711U (ja) 樹脂封止型半導体装置
JPS6173344A (ja) 半導体装置
JPH0379065A (ja) 半導体装置用リードフレーム
JPH0294464A (ja) 半導体装置用リードフレーム
JPH04188660A (ja) リードフレーム
JPH05243317A (ja) 半導体装置
JPH03116763A (ja) モールド封止半導体デバイス用リードフレーム
JPH0697357A (ja) リードフレームとこれを用いた半導体装置の製造方法
JP2550725Y2 (ja) 半導体装置の成形加工装置
JPS5858354U (ja) 半導体装置用リ−ドフレ−ム
JPS60161643A (ja) 半導体装置
JPH02859B2 (ja)