JPH01272268A - 拡大表示可能な映像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カラーテレビジョン、ＶＴＲ。

ＶＤＰ、ビデオプリンタ、画像伝送装置など、ディジタ
ル化した映像信号を処理する装置に係り、特に映像信号
を拡大して表示するに好適な回路に関する。

〔従来の技術〕

ディジタル俳号処理技術が家電製品に導入されて、ＴＶ
、ＶＴＲ，ＶＤＰ等の装置においても様々な特殊表示機
能を行なうことが可能となっている。例えば、ＴＶやＶ
ＴＲでの画面静止、子画面表示等は既に製品化されてい
る。最近では、特開昭６１−１４９９８７　ニ示される
ように、ＴＶ画面の拡大機能も考案されている。前記公
知例においては、様々な入力に対応して１画面を垂直方
向に１倍に拡大することが可能となる。

以下、前記公知例の拡大方法について第２図を用いて説
明する。第２図において、２０１は水平同期信号の発生
回路、２０２は拡大の倍率を設定する拡大係数設定回路
、２０３は拡大の倍率にしたがって水平同期信号をカウ
ントするカウンタ、２０４は通常再生時と拡大時とで水
平同期パルスを切り換える選択器、２０５はフィールド
判別器、２０６は飛越走査時の水平同期パルスを、拡大
の倍率や拡大するフィールドにしたがって発生するクロ
ック遅延回路、２０７は飛越走査で通常再生の場合に、
水平同期信号を２分割するクロック制御回路、２０８は
入力信号の構造や拡大表示、通常表示の制御信号にした
がって、水平同期パルスを選択する選択器、２０９は垂
直方向のアドレスカウンタ、２１０は水平方向のアドレ
スカウンタ、２１１は垂直アドレスと水平アドレスを合
成するための加算器、２１２は拡大するための画像を記
憶しておくための画像メモリ、２１３は画像の出力端子
である０本公知例においては、拡大の倍率や入力信号の
構造にしたがって、カウンタ２０３、クロック遅延回路
２０６．クロック制御回路２０７において、Ｙアドレス
カウンタ２０９に入力すべき水平同期パルスを作成し、
画像メモリ２１２の垂直アドレスを変化させて拡大画像
を得ている０例えば、入力信号が飛越走査で通常の表示
の場合の垂直方向のアドレスを第３図（ａ）に、４倍に
拡大した場合の垂直方向のアドレスを第３図（ｂ）に示
す。飛越走査で通常表示の場合は、第１フィールドで垂
直アドレスは００，０２゜０４・・・と増加し、第２フ
ィールドでは０１，０３゜０５・・・と増加していく。

この時、画像メモリ２１２の偶数番地に第１フィールド
の画像が、奇数番地に第２フィールドの画像が記憶して
あれば、正確な再生が可能となる。一方、拡大表示の場
合は第１フィールドで垂直アドレスがｏｏ、ｏｏ。

Ｏｆ、０１，０２，０２・・・と増加し、第２フィール
ドでも００，００，０１，０１，０２，０２−＝と進む
。したがって垂直方向に４ライン分同−の画像が再生さ
れ、４倍拡大の表示が可能となる。

〔発明が解決しようとする課題〕

上記従来技術においては、入力信号の形態や拡大の倍率
にしたがって画像メモリのアドレスを変えて、画像の拡
大を行なっており、画像メモリに静止画が記憶されてい
る場合は正しい拡大表示が行なえる。しかしながら、Ｔ
Ｖのように動画が表示される場合は、第３図（ｂ）の拡
大表示によると、同じ第１フィールドにおいて、本来第
１フィールドの画像である偶数番地の信号と１本来第２
フィールドの画像である奇数番地の信号が表示されるた
め、画像かくし歯状になって表示され、不自然な画像と
なってしまう。

この妨害の様子を第４図を用いて詳細に説明する。第４
図は拡大時の走査線構造を示したものである。第４図（
ａ）は到来映像信号を示す。丸印は走査線を真横から見
たものであり、丸中の英数字は各走査線の名前を示して
おり、数字で示したフィールドを現フィールド、英字で
示したフィールドを１フィールド前、ダッシュ付の数字
で示したフィールドを２フィールド前と仮定している。

第４図の（ｂ）、（ｃ）は第４図（ａ）の走査線で示さ
れる像を２倍に拡大して表示した場合の走査線構造を示
している。第４図（ｂ）は前記公知例の方法により画像
を拡大して表示した場合である。第４図（ｂ）に示され
ている例の場合は、同一フィールドに異なったフィール
ドの走査線が表示されているため、動画においてはくし
歯状の妨害が発生する。この問題を解決するため、現フ
ィールド信号は現フィールドの到来信号より作成し。

１フィールド前の信号は１フィールド前の到来信号より
作成したものが第４図（ｃ）である、ところが、この場
合は矢印で示した走査線に走査線位置の反転が起き、や
はり妨害となって現われる。

また、動画の拡大においては、拡大する画面の位置によ
っては、同一フィールドの表示であっても、メモリが記
憶した画像が２つのフィールドにまたがる場合が生じ、
画像の上部と下部で絵柄がずれる場合がある。前記従来
例においては、Ｙアドレスカウンタ２０９の初期値を変
えることにより画面下部の拡大が可能になる。３ライン
めから拡大した場合について示したものが第４図（ｄ）
である。第４図（ｄ）では、上部（−点鎖線より上のラ
イン）のラインは２フィールド前の信号より構成されて
おり、下部のラインは現フィールドの信号で構成されて
いる。すなわち、同一フィールドで異なったフィールド
の信号が表示され、不自然な画面となる。

〔発明が解決しようとする課題〕

前記従来技術は以上述べたように通常のテレビジョン信
号のような飛越走査の動画に対する拡大についての配慮
がされてなく、 （１）画像にくし歯状の妨害が発生する。

（２）画面の上部と下部で画像がずれる。

という問題があった。

本発明は、動画においても正確にかつ高画質に拡大され
た画像を提供することを目的とする。

〔課題を解決するための手段〕

上記目的は、テレビジョン信号のメモリへの書き込み周
期と読み出し周期を変えて拡大表示を行なう装置におい
て、入力映像信号から実走査線信号と補間走査線信号を
作成する回路と、前記実走査線信号を記憶する少なくと
も一フィールド以上の容量をもった第１．第２のバッフ
ァメモリと、前記補間走査線信号を記憶する少なくとも
一フィ−ルド以上の容量をもった第３．第４のフィール
ドメモリと、前記第１．第２のバッファメモリの出力を
切り換える第１のスイッチ回路と前記第３゜第４のバッ
ファメモリを切り換える第２のスイッチ回路と前記第１
と第２のスイッチ回路を切り換える第３のスイッチ回路
を設けることにより達成できる。

また、倍速表示を行なう装置においては、前記第３のス
イッチ回路の前段または後段に倍速変換回路を挿入する
ことにより達成できる。

次に、上記目的はテレビジョン信号を少なくとも１フレ
一ム以上遅延するメモリを備えたＹ／Ｃ分離回路と前記
Ｙ／Ｃ分離回路を１フィールド遅延するメモリを備えた
走査線補間回路を具備した装置において、前記Ｙ／Ｃ分
離回路の出力を遅延する第１の遅延回路と前記走査線補
間回路を遅延する第２の遅延回路と、前記第１の遅延回
路と入力テレビジョン信号を切り換えて前記フレームメ
モリへ入力する第４のスイッチ回路と、前記第２の遅延
回路と前記Ｙ／Ｃ分離回路出力を切り換えて前記走査線
補間回路に入力する第５のスイッチ回路と、前記Ｙ／Ｃ
分離回路出力と前記フレームメモリ出力を切り換える第
６のスイッチ回路と前記フィールドメモリ出力と前記走
査線補間回路出力を切り換える第７のスイッチ回路と、
前記第６のスイッチ回路出力と前記第７のスイッチ回路
出力を切り換える第８のスイッチ回路と前記第８のスイ
ッチ回路の後段にラインバッファを設けることにより達
成できる。

また、倍速表示を行なう装置においては、前記第８のス
イッチ回路の前段または後段に倍速変換回路を設けるこ
とにより達成できる。

〔作用〕

第１．第２のバッファメモリは実走査線信号をフィール
ド毎に交互に記憶し、第３．第４のバッファメモリは補
間走査線信号をフィールド毎に交互に記憶する。例えば
、第１．第３のバッファメモリに書き込んでいるフィー
ルドでは、第２．第４のバッファメモリから第１．第２
のスイッチ回路を通して１フィールド前の信号を読み出
す。第２、第４のバッファメモリに書き込んでいるフィ
ールドでは、第１．第３のバッファメモリから第１、第
２のスイッチ回路を通して１フィールド前の信号を読み
出す。したがって、１フィールド前の信号が表示される
ため、画面の上部と下部で別フィールドを表示してしま
う（２）の問題が解決する。また第１．第２のスイッチ
回路出力を第３のスイッチ回路出力により切り換えるこ
とにより、動画部分では常にフィールド内の信号を用い
て拡大映像が表示できるため（１）のくし歯状の妨害の
問題が解決する。

さらに倍速表示のシステムにおいては、第１゜第２のス
イッチ回路の出力である実走査線信号と補則走査線信号
を倍速変換回路に入力して倍速化して表示する。

また、フレームメモリを備えたＹ／Ｃ分離回路、フィー
ルドメモリを備えた走査線補間回路を備えたシステムに
おいては、Ｙ／Ｃ分離処理、走査線補間処理後の信号を
第１．第２の遅延回路と第４゜第５のスイッチ回路を通
して、前記フレームメモリと前記フィールドメモリの未
使用領域に帰還して書き込む、このようにして、前記フ
レームメモリと前記フィールドメモリを前記第１．第２
．第３、第４のバッファメモリの代わりに使用すること
により、前記従来例の問題点を解決できる。

次に本発明の拡大処理についての原理を詳細に説明する
。従来例の問題点は。

（１）動画部にくし歯状の妨害が発生する。

（２）動画時に画面の上部と下部がずれる。

の２点であり、その解決方法は、 （１）走査線補間回路を設ける。

（２）　１フィールド以上前の映像を表示する。

の２点である。

まず、第１の問題点を解決する方法について簡単に説明
する。第５図に周囲の走査線信号より新たに走査線を作
成する補間走査線作成回路を設けて拡大した場合の走査
線構造を示すにこで走査線毛１２は、走査線１と走査線
２から作成された信号を示し、走査線ＡＢは走査線Ａと
走査線Ｂより作成された走査線を示している。第５図（
ｂ）は標準速表示の場合の走査線構造を、第５図（ｃ）
は倍速表示の場合の走査線構造を示している。

この場合は、第４図（ｂ）、（Ｃ）で起きたくし歯状の
妨害や、走査線の反転は起きず、正しく拡大された画像
が得られ、第１の問題は解決する。

さらに、動き適応型の走査線補間回路を導入して、到来
信号が静止画の場合には１フィールド前の信号より新た
に走査線を作成し、動画の場合には上下の走査線より新
たに走査線を作成することを考える。この場合は、到来
信号が静止画であれば、走査線１２は走査線Ａとなり、
走査線ＡＢは走査線２となる。したがって、静止画時に
は第４図（ｂ）の走査線構造をとり、動画時には第５図
（ｂ）の走査線構造をとって、常に妨害がなく。

さらに高画質な拡大映像を得ることが可能となる。

また、動き適応型の走査線補間回路を備えた拡大処理回
路を倍速走査で表示する装置に適用すれば、第５図（ｃ
）（ｄ）に示すように、静止画。

動画の映像に対して、さらに高画質な拡大映像を得られ
る。

次に、第２の問題を解決する方法について説明する。第
６図を用いて倍速表示の場合の説明を行なう。第６図（
ａ）は到来映像を示し、第６図（ｂ）は３ライン以下を
単純に拡大した時の走査線構造を示す。この時、表示開
始時には走査線３はまだ到来していないため、本来は走
査線３を表示すべき位置に１フレーム前の走査ｇＡ３′
が表示され、不自然な画像が表示される。そこで、バッ
ファメモリを設け、１フィールド前の画像を表示するよ
うにしたものが第６図（ｃ）であり、表示する信号は１
フィールド前のものであるが、同一画面上で異なったフ
ィールドの信号が表示されることはなく、自然な拡大映
像が得られる。

前記バッファメモリの容量は、拡大の倍率によって異な
るが、２倍以上の拡大の場合は、最大でも実走査線用と
補間走査線用にそれぞれ−フィールド以上の容量のもの
が２個ずつあればよい。このバッファメモリの容量を最
小限にするためには、拡大画像として表示する部分のみ
を記憶する必要がある。第７図は拡大する映像の内の記
憶する部分を、画面の４端と中央部を２倍に拡大する場
合について示したものであり、斜線部分のみをバッファ
メモリへ記憶させることで実現可能となる。

以下、画面の拡大方法について、具体的な実施例を用い
て説明する。

〔実施例〕

本発明の一実施例を第１図により説明する。第１図にお
いて、１０１は映像信号の入力端子。

１０２は映像の出力端子、１０４は入力端子、１０１か
らの映像信号を基に、実走査線信号と補間走査線信号を
作成する実信号／補間信号作成回路、１０５，１０６は
実走査線信号を記憶する第１、第２のバッファメモリ、
１０７，１０８は補間走査線信号を記憶する第３．第４
のバッファメモリ、１０９は第１．第２．第３．第４の
バッファメモリ１０５，１０６，１０７，１０８に書き
込み、読み出しアドレスを与えるアドレス発生回路、１
１０は第１と第２のバッファメモリ１０５゜１０６の出
力信号の一方を選択する第１のスイッチ回路、１１１は
第３と第４のバッファメモリ１０７．１０８の出力信号
の一方を選択する第２のスイッチ回路、１０３は第１．
第２のスイッチ回路の出力信号を切り換える第３のスイ
ッチ回路である。

また、第５図に本実施例における走査線構造を示し、第
８図に第１図の主要信号のタイミングを示す。

第１図において実信号／補間信号作成回路１０４では、
入力端子１０１より入力された映像信号から、第５図（
ｂ）における走査線１．走査線Ａのような実走査線信号
と、走査線１２、走査線ＡＢのような補間走査線信号を
作成し、第１．第２、第３．第４のバッファメモリ１０
５，１０６゜１０７．１０８へ供給する。第１と第３の
バッファメモリ１０５，１０７は、第８図（２）、（６
）に示す書き込み制御信号（ＷＥＩ）に、第２と第４の
バッファメモリ１０６，１０８は第８図（３）。

（６）に示す書き込み制御信号にしたがって、それぞれ
実走査線信号と補間走査線信号を書き込む。

ただし、第８図は、第７図（ｂ）で示すような、右上の
位置を２倍に拡大する場合の制御信号であり、破線の円
内の信号を水平周期に拡大して詳細に示したものが第８
図（ｂ）である。

前記バッファメモリ１０５，１０６，１０７゜１０８に
蓄えられた信号は、アドレス発生回路１０９からの読み
出しアドレスにしたがって２今インずつ繰り返し読み出
され、垂直に拡大される。

また、水平方向の拡大に関しては同じアドレスを２回ず
つ与える方法や、読み出しクロックの周波数を−とする
ことで実現できる。第１と第２のスインチ回路１１０，
１１１は、第８図（４）に示したフィールド毎に切り換
わるパルス（ＦＰ）によって制御され、第１と第３のバ
ッファメモリ１０５．１０７に信号が書き込まれている
フィールドにおいては、第２と第４のバッファメモリ１
０６．１０８より読み出された信号を実走査線信号とし
て出力し、第２と第４のバッファメモリ１０６．１０８
に信号が書き込まれているフィールドにおいては、第１
と第３のバッファメモリ１０５．１０７より読み出され
た信号を補間走査線信号として出力する。なお、前記第
１．第２のスイッチ回路１１０，１１１は、前記第１．
第２゜第３．第４のバッファメモリ１０５，１０６゜１
０７．１０８の読み出し禁止信号（○Ｅ）にて代用する
ことも可能である。また、アドレス発生回路１０９とＷ
Ｅ、ＯＥ倍信号よる制御方法によっては、第１図の点線
内の部分を１つのバッファメモリで構成することも可能
である。以上の方法で得た実走査線信号と補間走査線信
号を、Ｗ増速で表示する場合は前記スイッチ回路１０３
で切り換えて出力し、倍速で表示する場合は１倍速変換
回路（後述する）によって順次走査化して、第５図（ｂ
）、（ｃ）、（ｄ）に示すような正確な拡大映像が得ら
れる。

前記公知例における第３の問題は、拡大処理のために画
像メモリ２１２が新たに必要となることである。フレー
ムメモリを備えた動き適応型のＹ／Ｃ分離回路とフィー
ルドメモリを備えた動き適応型の走査線補間回路を具備
した装置においては、０．５Ｈの遅延回路とスイッチを
設けることによりＹ／Ｃ分離用のフレームメモリと走査
線補間用のフィールドメモリを拡大用の画像メモリとし
て共用できる。以下、フレームメモリとフィールドメモ
リを共用する実施例について説明する。

第９図は第１図の実信号／補間信号作成回路１０４の詳
細な回路構成を示したものである。第９図において９０
１は映像信号の入力端子。

９０２は実走査線信号の出力端子、９０３は補間走査線
信号の出力端子、９０４は入力端子、９０１より入力さ
れた映像信号を１フレーム遅延するためのフレームメモ
リ、９０５は入力端子９０１からの映像信号と前記フレ
ームメモリ９０４からの出力信号を用いてＹ信号を抽出
するための動き適応型Ｙ分離回路、９０６は前記動き適
応型Ｙ分離回路９０５からの出力信号を１フィールド分
遅延するためのフィールドメモリ、９０７は前記動き適
応型Ｙ分離回路９０５と前記フィールドメモリ９０６か
らの出力信号を用いて補間走査線を作成する動き適応型
走査線補間回路。

９０８は動き処理回路であり、前記フレームメモリ９０
４の入出力信号より動き検出を行ない、さらに制御信号
用の変換を行なって、前記動き適応型Ｙ分離回路９０５
と前記動き適応型走査線補間回路９０７を制御する。第
９図では輝度信号系についてのみ示したが、色信号系に
ついても同様な構成の回路が考えられる。また前記動き
処理回路９０８は前記フレームメモリ９０４の入出力信
号を用いて動き検出・処理を行なっているが、動き検出
・処理方法はこの限りでない。

第１０図は前記フレームメモリ９０４と前記フィールド
メモリ９０６を拡大処理用に用いた実施例である。第１
０図において、１００１゜１００３はそれぞれ前記フレ
ームメモリ９０４と前記フィールドメモリ９０６の出力
信号を０．５Ｈ分遅延させる第１．第２の遅延回路、１
００２は前記第１の遅延回路１００１出力と前記入力端
子９０１からの入力映像信号とを切り換える第１のスイ
ッチ回路、１００４は前記第２の遅延回路１０ｏ３の出
力信号と前記動き適応型Ｙ分離回路９０５の出力信号を
切り換える第２のスイッチ回路、１００５は前記動き適
応型Ｙ分離回路９０５の出力と前記フレームメモリ９０
４の出力を切り換える第３のスッチ回路、１００６は前
記動き適応型走査線補間回路９０７の出力と前記フィー
ルドメモリ９０６の出力を切り換える第４のスイッチ回
路、１００７は前記入力端子９０１からの映像信号より
前記フレームメモリ９０４と前記フィールドメモリ９０
６を制御する信号を作成するメモリ制御回路であり、そ
の他は第１図と第９図の構成要素と同一である。

第７図で示したように、２倍以上の拡大を行なう場合は
、実際に画面に表示される面積は元の画面の面積の一以
下となる。そこで、第１０図の実流側では、動き適応型
のＹ／Ｃ分離処理及び動きのパップアメモリ１０５，１
０６，１０７，１０８の代わりに使用する構成とした。

前記動き適応型Ｙ分離回路９０５の出力信号、すなわち
実走査線信号を前記遅延回路１００１と前記第１のスイ
ッチ回路１００２を通して、前記フレームメモリ９０４
に帰還する。また前記動き適応型走査線補開回路９０７
の出力信号、すなわち補間走査線信号を前記遅延回路１
００３と前記第２のスイッチ回路１００４を通して前記
フィールドメモリ９０６へ帰還する。

この２系統の帰還回路と、出力選択回路１００５．１０
０６でメモリの共用化が可能である。以下、第１０図の
動作を、より詳細に説明する。第１１図は画面の左上を
２倍に拡大する場合のメモリの使用法の説明図である。

第１１図（ｂ）において９０４は第１０図におけるフレ
ームメモリであり、１１０１は前記フレームメモリ９０
４を構成する第１のフィールドメモリ、１１０２は前記
フレームメモリ９０４を構成する第２のフィールドメモ
リの記憶領域を概念的に示した図である。第１．第２の
フィールドメモリ１１０１と１１０２の斜線領域は、動
き適応処理の為に用いるメモリ領域を示す。第１１図（
ａ）は、ある１Ｈ期間（データ数は７６８個と仮定する
）の第１、第２のフィールドメモリへのアクセス状態を
示しており、数字の書かれている部分がメモリにアクセ
スしている部分である。第１１図の例では。

前記フィールドメモリ１１０１の入力データ　（１゜２
、・・・、３８４）と出力データ（１′、２′、・・・
。

３８４′）を用いてＹ／Ｃ分離を行ない、演算結果（１
°、２°、・・・、３８４°）を第１１図（ｂ）の前記
フィールドメモリ１１０１のＢ１領域に書き込むにの時
、Ｙ／Ｃ分離の演算を１Ｈの前半で行ない、演算結果の
書き込みは１Ｈの後半で行なうため、帰還経路に前記０
．５Ｈの遅延メモリ１０ｏ１を設ける。また、拡大され
る信号は、１フィールド前に演算し、前記フィールドメ
モリ１１０２のＢ２領域に書き込まれていたデータ（１
ｘ２Ｘ、・・・、　３８４ｘ）である。動き適応用の書
き込みデータ（１′、２′、・・・、３８４′）と帰還
されたデータ（１”　、２’　、・・・３８４’）の切
り換えは、前記スイッチ回路１００２によって行なう。

同様に第１２図は前記動き適応走査線補間用のフィール
ドメモリ９０６の使用法を説明した図である。第１２図
において−（ｂ）、（ｃ）、（ｄ）は第１０図の動き適
応走査線補間用のフィールドメモリ９０６の記憶領域を
概念的に示した図である。第１２図（ｂ）の斜線領域の
入力信号（１゜２、・・・３８４）と出力信号（１’、
２”、・・・３８４′）より動き適応走査線補間の演算
をなされたデータ（１”　、２’　、・・・３８４’）
は、第１０図における第２の０．５Ｈ遅延メモリー００
３で遅延され、第１２図（ｂ）の８３領域に書き込まれ
る。一方、拡大すべきデータ（１’、２’ｙ・・・３８
４Ａ）はＢ４領域より読み出される。前半の書き込みデ
ータ（１，２，・・・３８４）と後半の書き込みデータ
（１’　、２６．・・・３８４°）切り換えは第１０図
の第２のスイッチ回路１００４で行なう。なお、第１１
図、第１２図に示したバッファメモリとして使用する領
域Ｂｌ、Ｂ２．Ｂ３．Ｂ４の位置は。

一フィールド分の容量が確保されていれば、図示した位
置に限らない。

以上の説明は、画面の左上部を拡大する場合についての
ものであったが５画面の左中央部あるいは左下部を拡大
する場合は、第１２図（Ｃ）。

（ｄ）のように、動き適応処理をしてＢ３（あるいはＢ
４）領域に書き込むタイミングを、到来信号の垂直同期
信号に対してずらすことによって可能となる。ただし、
この場合にも拡大すべき信号の８４（あるいはＢ３）領
域からの読み出しタイミングは、常に通常再生時と同じ
く垂直同期信号と同じタイミングとする。

一方、水平方向の拡大位置を変える方法を第１３図によ
り説明する。水平方向の拡大位置は第１３図に示すよう
に、動き適応処理と処理後の信号を帰還する期間を移動
することで、第１１図。

第１２図のメモリ中のＢｌ、Ｂ２．Ｂ３．Ｂ４の領域に
拡大すべき信号を蓄えることができる。以上述べた垂直
方向の拡大位置と水平の拡大位置の設定方法を併用する
ことで、任意の位置の拡大が可能となる。

第１０図の第３．第４のスイッチ回路１００５゜１００
６は通常モード時と拡大モード時で切り換えられ１通常
モード時は動き適応型Ｙ分離回路９０５と走査線補間回
路９０７の出力信号を出力し、拡大モード時はフレーム
メモリ９０４とフイ−ルドメモリ９０６の出力信号を出
力するにのように、フレームメモリを用いて動き適応処
理を行なう回路では、拡大用のバッファメモリを用いる
ことなく画面の任意の部分の拡大が可能となる。

第１４図は拡大時の倍速変換の方法について説明したも
のである。第１４図（ａ）、（ｂ）において、１４０１
は実走査線信号の入力端子。

１４０２は補間走査線信号の入力端子、１４０３は倍速
信号の出力端子、１４０４．１４０５は第１、第２の１
Ｈメモリ、１４０６は実走査線信号と補間走査線信号を
切り換える第１のスイッチ回路、１４ｏ７は実走査線と
補間走査線を画素毎に多重する第２のスイッチ回路、１
４０８は倍速変換用のラインメモリ（例えば日立製Ｉ（
Ｍ６３０２１）である。第１４図（ａ）と（ｂ）の相異
は信号の入力方法であって、処理内容は同一である。通
常時は第１４図（２）＜３）に示す書き込み系のリセッ
ト信号（ＷＲＥＳ）とその２倍の周波数の読み出し系の
リセット信号（ＲＲＥＳ）を用いてアドレスをリセット
し、書き込みクロック（ＷＣＬＫ）の２倍の周波数の読
み出しクロック（ＲＣＬＫ）を入力して倍速化する。

拡大時には、例えば２倍に拡大する場合は、ＲＣＬＫと
ＷＣＬＫの周波数を同一とする必要がある。さらに第１
０図の方法を用いた左側拡大の場合は第１４図（４）の
斜線部に拡大すべき信号が出力されて、入力端子１４０
１．１４０２より入力されるため、ＷＲＥＳの発生タイ
ミングを第１４図（５）の位置とする。同様に中央部拡
大の場合は第１４図（７）の位置とする。このように、
ＷＲＥＳとＲＣＬＫを拡大率や拡大の場所によって切り
換えることで、正確な拡大が可能となる。

以下、第１５図と第１６図を用いて拡大位置の違いによ
る信号処理の相異を簡単化して説明する。

第１５図は、画像の拡大部分とメモリの記憶領域の関連
を示したものである。第１５図において点線の枠内は到
来映像信号を示し、点線の斜線部は拡大して表示する映
像領域を示す。また、黒枠はフィールドメモリの記憶領
域を示し、Ｂｌ、Ｂ２はフィールドメモリ内に設けられ
たバッファ領域である。ただし、第１５図は走査線補間
用のメモリ使用法について示したものであるが、Ｙ／Ｃ
分離用のメモリの使用法についても同様である。第１５
図からも明らかなように、フィールドメモリの左半分の
領域を用いて動き適応処理をし、右側のＢ１、あるいは
Ｂ２領域に転送する。例えば第１５図（ｅ）で説明する
と、メモリ制御用の水平同期の位置を変えることで１点
線の到来画面領域と黒枠内のメモリ記憶領域をずらすこ
とが可能となる。Ｂ１領域への転送は、到来信号が垂直
方向に−Ｖ進んだ時点で開始する。この時、読み出しは
Ｂ２領域の信号を到来信号のＶ同期と同時に開始する。

したがって、表示系のＶ同期位置を変える必要はない。

第１６図は、拡大方法を別の観点から見て示したもので
あり、（ａ）は到来映像を示し、（ｂ）はメモリの書き
込み位置を示し、（ｃ）はメモリから読み出した信号を
示し、（ｄ）は拡大した結果を示す、第１６図は走査線
補間回路の動作の様子を示している。そして到来信号は
動画の場合であり、例えば到来したＤ４４倍と１フィー
ルド前の読み出された信号Ｃ４からはＢ４が選択されて
、再びメモリに書き込まれる。書き込まれたＤ４４倍は
１フィールド後に垂直方向に引き伸ばされて再び読み出
され、ラインメモリによって水平方向に引き伸ばされて
、（ｄ）に示す拡大映像となる。以上の行程を経て全て
の位置の画像が、動画・静止画を問わず拡大できる。

第１７図は第１０図のメモリ制御回路１００７の一部の
構成例を示したものであり、１７０１は到来水平同期信
号に同期したＨカウンタ、１７０２．１７０４，１７０
６は水平もしくは垂直のデコーダ、１７０３，１７０５
は新たな水平同期によるＨカウンタとＶカウンタである
。第１７図に示されているように、拡大の位置によって
メモリ制御用のカウンタ１７０３，１７０５の同期信号
位置を変えることにより、メモリ９０４゜９０５の制御
は可能となる。以上、第１Ｑ図から第１７図に示した実
施例により、映像信号処理用のメモリを共用した拡大処
理が可能となる。

第１８図は本発明の他の一実施例を示したものであり、
第１０図の点線内を詳細に示したものである。第１８図
において１８０１は第１０図の動き適応Ｙ分離回路９０
５の出力信号の入力端子。

１８０２は第１０図の走査線補間回路９０７の出力端子
、１８０３は第１０図における第１の０．５Ｈ遅延回路
１００１への出力端子、１８１０は前記フィールドメモ
リ９０６の出力端子、１８０４．１８０５は第３．第４
の０．５８遅延回路、１８０６は動画用の補間走査線を
作成する加算器、１８０７は動画用の補間走査線信号と
静止画用の補間走査線信号の混合器、その他は第１０図
の実施例と同じである。第１８図の回路は前記加算器１
８０６より得られた動画用の補間走査線信号と、前記フ
ィールドメモリ９０６より得られた静止画用の補間走査
線信号を前記混合器１８０７で混合して出力するもので
ある。前記動画用の補間走査線を作成するためにはライ
ンメモリ１８０４．１８０５を用いて信号を１Ｈ遅延す
る必゛要がある。本実施例においては、前記ラインメモ
リを前記第３．第４の０．５Ｈ遅延回路１８０４．１８
０５の２つに分割し、第３の０．５Ｈ遅延メモリ１８０
４を第１０図の第１の０．５Ｈ遅延回路の代わりに使用
する。このメモリの兼用で０．５Ｈ分のメモリ容量の削
減が可能となる。

なお、上記実施例はいずれも２倍に拡大する場合につい
て説明したが、メモリからの読み出し制御方法の変更で
Ｎ倍（Ｎは自然数）の拡大は容易に実現できる。

また、０．５Ｈ遅延メモリ１００１，１００３゜１８０
４は説明の都合上、水平走査期間の半分の遅延を有する
としたが、正確に１水平走査期間の半分を遅延する容量
のメモリである必要はない。

実際はフィールドメモリの水平方向の記憶容量の半分を
持って、左半分の画像を右半分に再記憶するのに足る容
量であれば良い。

〔発明の効果〕

本発明によれば、映像信号に信号処理を加えて画像の任
意の位置を高画質に拡大し表示することが可能となる。

さらにフレーム処理を行なう映像信号処理回路を含んで
いる装置においては、メモリを追加することなく高画質
な拡大機能を実現できる。

【図面の簡単な説明】

第１図、第１０図、第１８図はそれぞれ本発明の一実施
例を示すブロック図、第２図は従来例を示すブロック図
、第３図は従来例の拡大方法の説明図、第４図、第５図
、第６図は拡大時の走査線構造を示す図、第７図は画面
の拡大位置を示す概念図、第８図はメモリ制御信号のタ
イミング図。 第９図は動き適応型回路を示すブロック図、第１１図、
第１２図はメモリの使用領域の概念図とデータのタイミ
ングを示す図、第１３図は拡大処理の場合のタイミング
図、第１４図は倍速回路のブロック図とタイミング図、
第１５図、第１６図は拡大処理の概念図、第１７図はメ
モリコントロール部のブロック図である。 １０４・・・実補走査線作成回路、１０５，１０６゜１
０７．１０８・・・バッファメモリ、１１０，１１１゜
１０３・・・スイッチ回路、９０４・・・フレームメモ
リ。 ９０５・・・Ｙ分離回路、９０６・・・フィールドメモ
リ。 ９０７・・・走査線補間回路、９０８・・・動き処理回
路。 １００１．１００３・・・遅延回路、１００２゜１００
４．１００５，１００６・・・スイッチ回路。 １８０４．１８０５・・・遅延回路、１８０６・・・加
算器。 １８０７・・・混合器。 栴　／”［ ８３ｍ し）（ｂ） 第　＋　回 栴　６　Ｚ （α”ｌ　　　　　　　　　Ｃｂ＞　　　　　（Ｃ）第
　７　■ （α）（ｂ） （Ｃ”１ （ｃＬ）（ｅ） −Ｎ　　　　勺　　　＋　　　　噴　　　　（８　ｑ　
図 第　１３　Ｘ 纂　ｔｓ　ｌ ＣＣ）

Claims (1)

1. 【特許請求の範囲】 １、量子化された映像信号をあらかじめ定めた周期でメ
   モリに記憶し、前記メモリからの映像信号の読み出し周
   期を記憶時の周期と変えることにより拡大表示を行なう
   映像信号処理回路において、前記映像映像信号から実走
   査線信号と補間走査線信号を作成する実補走査線作成回
   路と、前記実走査線信号を１フィールド期間保持する第
   １、第２のバッファメモリと、前記補間走査線信号を１
   フィールド期間保持する第３、第４のバッファメモリと
   、前記第１、第２のバッファメモリの出力信号をフィー
   ルド毎に切り換える第１のスイッチ回路と、前記第３、
   第４のバッファメモリの出力信号をフィールド毎に切り
   換える第２のスイッチ回路と、前記第１、第２のスイッ
   チ回路を切り換える第３のスイッチ回路を設け、前記映
   像信号を１フィールド以上遅延させて拡大表示すること
   を特徴とする拡大表示可能な映像信号処理回路。 ２、前記第３のスイッチ回路の入力端子または出力端子
   に倍速変換信号を設けられ、順次走査の拡大表示が可能
   となることを特徴とする請求項１記載の拡大表示可能な
   映像信号処理回路。 ３、少なくとも入力映像信号を１フレーム遅延するフレ
   ームメモリと、前記フレームメモリの入出力信号を用い
   た動き適応型のＹ／Ｃ分離回路と、前記Ｙ／Ｃ分離回路
   の出力信号を１フィールド遅延するフィールドメモリと
   前記フィールドメモリの入出力信号を用いた動き適応型
   の走査線補間回路を備えた映像信号処理回路において、
   前記Ｙ／Ｃ分離回路の出力信号を遅延する第１の遅延回
   路と、前記第１の遅延回路出力と入力映像信号を切り換
   えて前記フレームメモリへ供給する第１のスイッチ回路
   と、前記走査線補間回路の出力信号を遅延する第２の遅
   延回路と、前記第２の遅延回路出力と前記Ｙ／Ｃ分離回
   路出力を切り換えてフィールドメモリへ供給する第２の
   スイッチ回路と、前記Ｙ／Ｃ分離回路出力と前記フレー
   ムメモリ出力を切り換える第３のスイッチ回路と、前記
   走査線補間回路出力と前記フィールドメモリ出力を切り
   換える第４のスイッチ回路と、前記第３と第４のスイッ
   チ回路を切り換える第５のスイッチ回路とを有すること
   を特徴とする拡大表示可能な映像信号処理回路。 ４、前記第５のスイッチ回路の入力端子または出力端子
   に倍速変換回路を具備し、順次走査の拡大表示が可能と
   なることを特徴とする請求項３記載の拡大表示可能な映
   像信号処理回路。 ５、前記走査線補間回路は少なくとも１Ｈ遅延回路と加
   算回路を用いたライン補間回路を備え、前記１Ｈ遅延回
   路が前記第１の遅延回路を兼ねることを特徴とする請求
   項４または請求項５記載の拡大表示可能な映像信号処理
   回路。