JPH01278048A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層構造電極を有する半導体装置の製造方法に
関する。

〔従来の技術〕

第２図（ａ）〜（ｅ）は従来の製造方法による２層構造
電極の各形成工程における活性領域及びフィールド領域
の断面図を示している。第２図（ａ）において、シリコ
ン基板２０１上にゲート酸化膜２０２及びフィールド酸
化膜２０３を形成した後に、その上に堆積した多結晶シ
リコン膜をフォトリソグラフィーとエツチングによって
パターニングし、第１層電極２０４、２０５を形成する
０次に、第２図（ｂ）のようにシリコン基板２０１上に
露出しているゲート酸化膜２０２を弗酸系エツチング液
で除去し、新たに熱酸化工程によって第２図（ｃ）のよ
うに前記シリコン基板２０１上にゲート酸化膜２０６を
形成すると同時に、第１層電極２０４．２０５の表面に
層間絶縁酸化膜２０７．２０８を形成する（リフレッシ
ユニ程）、第２図（ｄ）において、その後、多結晶シリ
コン膜２０９を堆積し、フォトリソグラフィーとエツチ
ングによってパターニングを行ない、第２図（ｅ）に示
す第２層電極２１０゜２１１を形成する。

〔発明が解決しようとする課題〕

ところで、第２図（ｂ）において、半導体基板２０１上
に露出しているゲート酸化膜２０２を完全に除去するた
めには、通常、ゲート酸化ＷＡ２０２の膜厚をエツチン
グするよりも時間を追加してエッチングすることにより
行なわれる。そのため、多結晶シリコンによる第１層電
極２０４下のゲート酸化膜２０２及び第１層電極２０５
下のフィールド酸化膜２０３がアンダーカットされる。

活性領域では、第２図（ｃ）のようにシリコン基板２０
１及び多結晶シリコン電極２０４の熱酸化による酸化膜
によってアンダーカット部は埋められる。一方、フィー
ルド領域では通常フィールド酸化膜の膜厚が数千人〜１
−程度と厚いためにシリコン基板２０１はほとんど酸化
されない。そのため、多結晶シリコン電極２０５下のフ
ィールド酸化膜２０３のアンダーカット部は、前記多結
晶シリコン電極２０５の熱酸化による酸化膜２０８では
埋められずに残り、このアンダーカット部に第２図（ｄ
）で示したように堆積した多結晶シリコンが入り込む。

通常、多結晶シリコン膜２０９のパターニングは異方性
のドライエツチングで行なうため。

アンダーカット部に入り込んだ多結晶シリコン２１２は
除去されずにこれが残存する。

第３図は従来の製造方法で形成したフィールド領域上で
の２層構造電極の例を示す斜視図である。

同図のように、第１層電極３０３．３０４と第２層電極
：ＳＯｌ、　３０８とが交差している場合には、前述の
原因によって第１層電極３０３．３０４に沿ったアンダ
ーカット部に入り込んだ第２層電極３０７．３０８の多
結晶シリコンのエツチング残渣３０９〜３１２によって
、第２Ｍ！Ｊ電極３０７．３０８間の短絡不良が発生す
る。

また、前記のアンダーカット部に入り込んだ多結晶シリ
コンを除去するために９例えば等方性のドライエツチン
グを行なうと、第２層電極３０７，３０８の寸法が設計
値より大幅に減少するという不都合を生じる。

さらに、リフレッシユニ程によってフィールド酸化膜の
膜厚は初期酸化膜厚に比べて減少するため、電極の層数
が増加するに伴ってフィールド領域のしきい値が低下す
るという問題が生ずる。

本発明の目的は上記の欠点を除去した半導体装置の製造
方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため１本発明は半導体基板上に、ゲ
ート酸化膜が形成された活性領域とフィールド酸化膜が
形成されたフィールド領域とを有し、これらの領域上に
半導体材料による電極を備えた半導体装置の製造方法に
おいて、前記電極を形成した後に前記活性領域上に露出
している前記ゲート酸化膜のみを除去する工程を含むも
のである。

〔作用〕

本発明では、フィールド酸化膜がリフレッシユニ程によ
ってエツチングされないために、電極間の短絡不良や電
極寸法の設計値からの大幅な減少、あるいはフィールド
領域のしきい値の低下などの不具合を防ぐことが可能と
なる。

〔実施例〕

以下に本発明の実施例を図によって説明する。

第１図（ａ）〜（ｆ）は本発明の一実施例による２層構
造電極の各形成工程における活性領域及びフィールド領
域の断面図を示す。第１図（ａ）において、シリコン基
板１０１上にゲート酸化１１Ｑ１０２及びフィールド酸
化膜１０３を形成した後、多結晶シリコン膜を堆積し、
フォトリソグラフィーとエツチングによってパターニン
グし、ゲート酸化膜１０２上に第１層電極１０４を、フ
ィールド酸化膜１０３上に第１層電極１０５を形成する
。次に、第１図（ｂ）において、フォトリソグラフィー
によって活性領域以外をレジスト膜１０６で覆った後に
、第１図（ｃ）のようにシリコン基板１０１上に露出し
ているゲート酸化膜１０２を弗酸系エツチング液で除去
する。第１図（ｄ）において、レジスト膜１０６を除去
した後に、新たに熱酸化工程によって前記シリコン基板
１０１上にゲート酸化膜１０７を形成すると同時に、第
１層電極１０４，１０５表面に層間絶縁酸化膜１０８，
１０９を形成する（リフレッシユニ程）、その後、第１
図（ｅ）のように多結晶シリコン膜１１０を堆積した後
、第１図■に示すようにフォトリソグラフィーとエツチ
ングによってパターニングし第２層電極１１１．１１２
を形成する。

゛　第１図（ｃ）の工程に見られるように１本発明にお
いても、第２図（ｂ）と同様に、半導体基板１０１上に
露出しているゲート酸化膜１０２を完全に除去するため
、通常、ゲート酸化１１１１１０２の膜厚をエツチング
するよりも時間を追加してエツチングすることによって
、活幌領域における多結晶シリコンの第１層電極１０４
下のゲート酸化膜１０２がアンダーカットされる。この
アンダーカット部は第１図（ｂ）に示したように、その
後の熱酸化工程で形成されるシリコン基板１０１及び多
結晶シリコン電極１０４の酸化膜によって埋められる。

一方フイールド領域はレジスト膜１０６で覆われている
ために、フィールド酸化膜１０３はエツチングされずに
そのまま残っている。

すなわち、本実施例ではゲート酸化膜１０２のエツチン
グの際に多結晶シリコン電極下の酸化膜にアンダーカッ
トが生じないため、その後の第２層電極形成の際に多結
晶シリコンがアンダーカット部に入り込んでエツチング
残渣となることがない。

従って、従来例のように第２層電極間に短絡不良が発生
したり、電極の仕上り寸法が設計値から大きく減少する
という不具合を除去できる。また、フィールド酸化膜の
膜厚の減少もないため、リフレッシユニ程によるフィー
ルド領域のしきい値の低下を防ぐことができる。

以上実施例では、半導体としてシリコンの例を述べたが
、他の半導体についても本発明を適用できることは明ら
かである。また、本実施例では２層構造電極形成の例を
示したが、３層構造以上の電極形成の場合にも本発明を
そのまま適用できる。

〔発明の効果〕

以上述べたように本発明によれば、短絡不良や寸法精度
の劣化を防ぎ、かつフィールド領域のしきい値の低下を
生じない多層構造電極の形成が容易となり、特に高密度
の半導体集積回路の実現に大きく寄与できる効果を有す
る。

【図面の簡単な説明】

第１図軸）〜（ト）は本発明による２層構造電極の各形
成工程における活性領域及びフィールド領域の断面図、
第２図（ａ）〜（ｅ）は従来技術による２層構造電極の
各形成工程における活性領域及びフィールド領域の断面
図、第３図は従来技術で形成したフィールド領域上の２
層構造電極の例を示す斜視図である。 １０１．３０１・・・シリコン基板　１０２，１０７・
・・ゲート酸化膜１０３．３０２・・・フィールド酸化
膜１０４．１０５，３０３，３０４・・・第１層電極　
１０６・・・レジスト膜１０８．１０９，３０５．３０
６・・・層間絶縁酸化膜１１０・・・多結晶シリコン膜

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に、ゲート酸化膜が形成された活性
   領域とフィールド酸化膜が形成されたフィールド領域と
   を有し、これらの領域上に半導体材料による電極を備え
   た半導体装置の製造方法において、前記電極を形成した
   後に前記活性領域上に露出している前記ゲート酸化膜の
   みを除去する工程を含むことを特徴とする前記半導体装
   置の製造方法。