JPH01287625A - トップスタガー型非晶質シリコン薄膜トランジスタアレイ - Google Patents
トップスタガー型非晶質シリコン薄膜トランジスタアレイInfo
- Publication number
- JPH01287625A JPH01287625A JP63118479A JP11847988A JPH01287625A JP H01287625 A JPH01287625 A JP H01287625A JP 63118479 A JP63118479 A JP 63118479A JP 11847988 A JP11847988 A JP 11847988A JP H01287625 A JPH01287625 A JP H01287625A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate wiring
- film transistor
- alloy
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、アクティブマトリクス型液晶表示器等に用い
られるトップスタガー型非晶質シリコン（以下、ａ−ｓ
ｉという。）薄膜トランジスタ（以下、ＴＰＴという。
られるトップスタガー型非晶質シリコン（以下、ａ−ｓ
ｉという。）薄膜トランジスタ（以下、ＴＰＴという。
）アレイに関するものである。
［従来の技術］
近年、アクティブマトリクス型液晶表示器等への応用を
目指して、ａ−ＳｉＴＦＴアレイの研究開発が各所で行
われている。
目指して、ａ−ＳｉＴＦＴアレイの研究開発が各所で行
われている。
第３図は、上記アクティブマトリクス型液晶表示器に用
いられるａ−ＳｉＴＦＴアレイの一例を示したものであ
る。同図において、１はガラス等を用いた絶縁性基板、
５は層間絶縁層、６はゲ−上絶縁層、７は保護絶縁層、
９は非晶質シリコン層、１０はＡｌ（アルミニウム）を
用いて形成されたゲート電極、１１．１２はそれぞれｎ
型の不純物を適量含んだｎ型シリコン層を用いたソース
電極とドレイン電極、１３はＣｒ（クロム）を用いたソ
ース配線、１４は上記非晶質シリコン層９への入射光を
遮断してＴＦ’Ｔの光電流の増加を抑えるため、上記ソ
ース配線１３と同様にＣｒを用いて形成された遮光層、
１５は透明導電層を用いて形成され、上記ドレイン電極
１２に接続された画素電極、１６は上記画素電極１５と
同様に透明導電層を用いて形成され、上記ソース電極１
１とソース配線１３を接続する接続層である。
いられるａ−ＳｉＴＦＴアレイの一例を示したものであ
る。同図において、１はガラス等を用いた絶縁性基板、
５は層間絶縁層、６はゲ−上絶縁層、７は保護絶縁層、
９は非晶質シリコン層、１０はＡｌ（アルミニウム）を
用いて形成されたゲート電極、１１．１２はそれぞれｎ
型の不純物を適量含んだｎ型シリコン層を用いたソース
電極とドレイン電極、１３はＣｒ（クロム）を用いたソ
ース配線、１４は上記非晶質シリコン層９への入射光を
遮断してＴＦ’Ｔの光電流の増加を抑えるため、上記ソ
ース配線１３と同様にＣｒを用いて形成された遮光層、
１５は透明導電層を用いて形成され、上記ドレイン電極
１２に接続された画素電極、１６は上記画素電極１５と
同様に透明導電層を用いて形成され、上記ソース電極１
１とソース配線１３を接続する接続層である。
同図に示されるように、ソース電極１１およびドレイン
電極１２とゲート電極１０が、非晶質シリコン層９およ
びゲート絶縁層６を挾んで形成され、しかもソース電極
１１およびドレイン電極１２がゲート電極６よりも絶縁
性基板１側に形成された構造を有するａ−３ｉＴＦＴを
、トップスタガー型ａ−５ｉＴＦＴと呼んでいる。
電極１２とゲート電極１０が、非晶質シリコン層９およ
びゲート絶縁層６を挾んで形成され、しかもソース電極
１１およびドレイン電極１２がゲート電極６よりも絶縁
性基板１側に形成された構造を有するａ−３ｉＴＦＴを
、トップスタガー型ａ−５ｉＴＦＴと呼んでいる。
第４図は上記トップスタガー型ａ−３ｉＴＦＴをアレイ
状に設けたトップスタガー型ａ−３ｉＴＦＴアレイのゲ
ート配線と外部回路との接続部であるゲート配線端子付
近を示したちのある。同図において、１は絶縁性基板、
２はＣｒ層、４はＡ１を用いて形成され、各ＴＰＴのゲ
ート電極を接続したゲート配線、５は層間絶縁層、６は
ゲート絶縁層、７は保護絶縁層、８は上記Ｃｒ層２によ
り形成されソース配線（図示せず。）と遮光層（図示せ
ず。）と同時に形成されるゲート配線端子である。
状に設けたトップスタガー型ａ−３ｉＴＦＴアレイのゲ
ート配線と外部回路との接続部であるゲート配線端子付
近を示したちのある。同図において、１は絶縁性基板、
２はＣｒ層、４はＡ１を用いて形成され、各ＴＰＴのゲ
ート電極を接続したゲート配線、５は層間絶縁層、６は
ゲート絶縁層、７は保護絶縁層、８は上記Ｃｒ層２によ
り形成されソース配線（図示せず。）と遮光層（図示せ
ず。）と同時に形成されるゲート配線端子である。
ゲート配線端子には、ゲート配線４に用いられるＡｌを
使用することはできないため、ゲート配線４とＣｒ層２
を接続し、Ｃｒ層２によりゲート配線端子８を形成して
いる。
使用することはできないため、ゲート配線４とＣｒ層２
を接続し、Ｃｒ層２によりゲート配線端子８を形成して
いる。
［解決しようする課題］
トップスタガー型ａ−ＳｉＴＦＴでは、ゲート配線４を
形成した後、３００’Ｃ程度の温度雰囲気にさらされる
。例えば保護絶縁層は３００”Ｃ程度の温度で形成しな
いと良質のものを得ることができないためである。
形成した後、３００’Ｃ程度の温度雰囲気にさらされる
。例えば保護絶縁層は３００”Ｃ程度の温度で形成しな
いと良質のものを得ることができないためである。
ところで、ゲート配線４に使用されるＡｌとゲート配線
端子８に使用されるＣｒは３００’Ｃ程度の温度で容易
にアロイ化し、Ｃｒ Ａ １７が形成される。このＣｒ
Ａ ｌ ７は抵抗率が極めて高い物質であり、ゲート
配線４とＣｒ層２の接続部のシート抵抗は非常に高くな
る。従ってゲート配線端子８からゲート配線４に接続さ
れたａ−３ｉＴＦＴまでの抵抗値は、殆ど上記ゲート配
線４とＣｒ層２の接続部の抵抗値によって決まる高抵抗
値となる。そのために、外部回路からゲート配線端子８
に印加された信号は各ＴＰＴに忠実に伝達されず、回路
動作上大きな問題であった。
端子８に使用されるＣｒは３００’Ｃ程度の温度で容易
にアロイ化し、Ｃｒ Ａ １７が形成される。このＣｒ
Ａ ｌ ７は抵抗率が極めて高い物質であり、ゲート
配線４とＣｒ層２の接続部のシート抵抗は非常に高くな
る。従ってゲート配線端子８からゲート配線４に接続さ
れたａ−３ｉＴＦＴまでの抵抗値は、殆ど上記ゲート配
線４とＣｒ層２の接続部の抵抗値によって決まる高抵抗
値となる。そのために、外部回路からゲート配線端子８
に印加された信号は各ＴＰＴに忠実に伝達されず、回路
動作上大きな問題であった。
本発明は上記従来の課題に対してなされたものであり、
ゲート配線とＣｒ層の接続部の抵抗値を低く抑えること
を目的としている。
ゲート配線とＣｒ層の接続部の抵抗値を低く抑えること
を目的としている。
［課題を解決するための手段］
本発明は、ゲート配線がＡｌにより形成されたトップス
タガー型非晶質シリコン薄膜トランジスタアレイにおい
て、ゲート配線端子をＣｒ層により形成し、上記ゲート
配線と上記Ｃｒ層の間に°、ＴｉまたはＴｉ合金による
バリア層を形成することにより上記目的を達成するもの
である。
タガー型非晶質シリコン薄膜トランジスタアレイにおい
て、ゲート配線端子をＣｒ層により形成し、上記ゲート
配線と上記Ｃｒ層の間に°、ＴｉまたはＴｉ合金による
バリア層を形成することにより上記目的を達成するもの
である。
ゲート配線端子は、Ｃｒ層とＴｉまたはＴｉ合金による
バリア層とにより形成されていてもよい。
バリア層とにより形成されていてもよい。
なお、上記Ｔｉ合金には、ＴｉとＴｉ以外の高融点金属
とによる合金を用いることが好ましい。
とによる合金を用いることが好ましい。
［実施例］
以下、本発明における一実施例を図面に基いて説明する
。第１図において、１はガラス等を用いた絶縁性基板、
２はＣｒ層（１００ｎｍ）、３はＴｉまたはＴｉ合金を
用いたバリア層（１００ｎｍ）、４はＡ１を用いたゲー
ト配線（３００ｎｍ）、５は層間絶縁層、６はゲート絶
縁層、７は保護絶縁層、８は上記ＣｒＨｒにより形成さ
れ、ソース配線（図示せず。）と遮光層（図示せず。）
と同時に形成されるゲート配線端子である。
。第１図において、１はガラス等を用いた絶縁性基板、
２はＣｒ層（１００ｎｍ）、３はＴｉまたはＴｉ合金を
用いたバリア層（１００ｎｍ）、４はＡ１を用いたゲー
ト配線（３００ｎｍ）、５は層間絶縁層、６はゲート絶
縁層、７は保護絶縁層、８は上記ＣｒＨｒにより形成さ
れ、ソース配線（図示せず。）と遮光層（図示せず。）
と同時に形成されるゲート配線端子である。
本例では、ＴｉまたはＴｉ合金を用いたバリア層３をＡ
ｌを用いたゲート配線４とＣｒ層２の間に設けたため、
Ａ１とＣ「の相互拡散がなくなりアロイを形成しないた
め、Ｃｒ層２、バリア層３およびゲート配線４の接続部
で抵抗値が増大することはない。
ｌを用いたゲート配線４とＣｒ層２の間に設けたため、
Ａ１とＣ「の相互拡散がなくなりアロイを形成しないた
め、Ｃｒ層２、バリア層３およびゲート配線４の接続部
で抵抗値が増大することはない。
また、ＴｉあるいはＴｉ合金は、応力を吸収しやすい物
質であるため、各層の膜はがれ防止に対して有効に働く
。
質であるため、各層の膜はがれ防止に対して有効に働く
。
第２図は、本発明における他の実施例を示したものであ
る。
る。
本例では、ゲート配線端子８をＣｒ層２とＴｉまたはＴ
ｉ合金によるバリア層３により形成したものであり、上
記実施例と同様の効果を得ることができる。
ｉ合金によるバリア層３により形成したものであり、上
記実施例と同様の効果を得ることができる。
本例では、外部回路のリード端子との接続を、Ｔｉまた
はＴｉ合金によるバリア層３により行なってもよいが、
ＴｉまたはＴｉ合金は比較的酸化されやすい物質である
ため、バリア層３の厚さを薄くして上記リード端子との
接続が実質的にバリア層３下のＣｒ層８との間で行われ
るようにしてもよい。
はＴｉ合金によるバリア層３により行なってもよいが、
ＴｉまたはＴｉ合金は比較的酸化されやすい物質である
ため、バリア層３の厚さを薄くして上記リード端子との
接続が実質的にバリア層３下のＣｒ層８との間で行われ
るようにしてもよい。
なお、上記バリア層にＴｉ合金を使用する場合、Ｔｉ合
金は、ＴｉとＴｉ以外の高融点金属との合金であること
が好ましい。上記高融点金属としては、Ｍｏ（モリブデ
ン）、Ｗ（タングステン）、Ｔａ（タンタル）等を用い
ることができる。
金は、ＴｉとＴｉ以外の高融点金属との合金であること
が好ましい。上記高融点金属としては、Ｍｏ（モリブデ
ン）、Ｗ（タングステン）、Ｔａ（タンタル）等を用い
ることができる。
［発明の効果］
本発明によれば、ＴｉまたはＴｉ合金を用いたバリア層
をＡｌを用いたゲート配線とＣｒ層の間に設けたため、
Ａ１とＣｒの相互拡散がなくなり、アロイを形成しない
ため、Ｃｒ層、バリア層およびゲート配線の接続部で抵
抗値が増大することはない。従ってゲート配線端子から
ゲート配線に接続されたａ−３ｉＴＦＴまでの抵抗値を
低抵抗に保つことができるため、ゲート配線端子に印加
される信号を忠実に伝達することができる。
をＡｌを用いたゲート配線とＣｒ層の間に設けたため、
Ａ１とＣｒの相互拡散がなくなり、アロイを形成しない
ため、Ｃｒ層、バリア層およびゲート配線の接続部で抵
抗値が増大することはない。従ってゲート配線端子から
ゲート配線に接続されたａ−３ｉＴＦＴまでの抵抗値を
低抵抗に保つことができるため、ゲート配線端子に印加
される信号を忠実に伝達することができる。
また、ＴｉあるいはＴｉ合金は応力を吸収しやすいため
、各層の膜はがれ防止に対して有効に働き歩留り向上に
寄与する。
、各層の膜はがれ防止に対して有効に働き歩留り向上に
寄与する。
第１図は本発明における一実施例を示した断面図、第２
図は本発明における他の実施例を示した断面図、第３図
はトップスタガー型非晶質シリコン薄膜トランジスタア
レイの一部を示した断面図、第４図は従来例を示した断
面図ある。 ２・・・Ｃｒ層 ３・・・バリア層 ４・・・ゲート配線 以 上 出願人 株式会社 精 工 舎
図は本発明における他の実施例を示した断面図、第３図
はトップスタガー型非晶質シリコン薄膜トランジスタア
レイの一部を示した断面図、第４図は従来例を示した断
面図ある。 ２・・・Ｃｒ層 ３・・・バリア層 ４・・・ゲート配線 以 上 出願人 株式会社 精 工 舎
Claims (3)
- （１）ゲート配線がＡｌ（アルミニウム）により形成さ
れたトップスタガー型非晶質シリコン薄膜トランジスタ
アレイにおいて、ゲート配線端子がＣｒ（クロム）層に
より形成され、上記ゲート配線と上記Ｃｒ層の間にＴｉ
（チタン）またはＴｉ合金によるバリア層が形成されて
いることを特徴とするトップスタガー型非晶質シリコン
薄膜トランジスタアレイ。 - （２）ゲート配線がＡｌ（アルミニウム）により形成さ
れたトップスタガー型非晶質シリコン薄膜トランジスタ
アレイにおいて、ゲート配線端子がＣｒ（クロム）層と
このＣｒ層上に形成されたＴｉ（チタン）合金によるバ
リア層とにより形成され、上記ゲート配線とＣｒ層の間
に上記バリア層が形成されていることを特徴とするトッ
プスタガー型非晶質シリコン薄膜トランジスタアレイ。 - （３）上記Ｔｉ合金は、ＴｉとＴｉ以外の高融点金属と
の合金であることを特徴とする請求項１または２記載の
トップスタガー型非晶質シリコン薄膜トランジスタアレ
イ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118479A JPH01287625A (ja) | 1988-05-16 | 1988-05-16 | トップスタガー型非晶質シリコン薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118479A JPH01287625A (ja) | 1988-05-16 | 1988-05-16 | トップスタガー型非晶質シリコン薄膜トランジスタアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01287625A true JPH01287625A (ja) | 1989-11-20 |
Family
ID=14737694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63118479A Pending JPH01287625A (ja) | 1988-05-16 | 1988-05-16 | トップスタガー型非晶質シリコン薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01287625A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766448B2 (en) * | 2007-06-25 | 2014-07-01 | Sensor Electronic Technology, Inc. | Chromium/Titanium/Aluminum-based semiconductor device contact |
| US20140308766A1 (en) * | 2007-06-25 | 2014-10-16 | Sensor Electronic Technology, Inc. | Chromium/Titanium/Aluminum-based Semiconductor Device Contact |
| US9514947B2 (en) | 2007-06-25 | 2016-12-06 | Sensor Electronic Technology, Inc. | Chromium/titanium/aluminum-based semiconductor device contact fabrication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113227A (ja) * | 1984-06-28 | 1986-01-21 | Toshiba Corp | 電極配線の接続方法 |
| JPS6260240A (ja) * | 1985-09-10 | 1987-03-16 | Matsushita Electric Ind Co Ltd | 多層配線 |
-
1988
- 1988-05-16 JP JP63118479A patent/JPH01287625A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113227A (ja) * | 1984-06-28 | 1986-01-21 | Toshiba Corp | 電極配線の接続方法 |
| JPS6260240A (ja) * | 1985-09-10 | 1987-03-16 | Matsushita Electric Ind Co Ltd | 多層配線 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766448B2 (en) * | 2007-06-25 | 2014-07-01 | Sensor Electronic Technology, Inc. | Chromium/Titanium/Aluminum-based semiconductor device contact |
| US20140308766A1 (en) * | 2007-06-25 | 2014-10-16 | Sensor Electronic Technology, Inc. | Chromium/Titanium/Aluminum-based Semiconductor Device Contact |
| US9064845B2 (en) * | 2007-06-25 | 2015-06-23 | Sensor Electronic Technology, Inc. | Methods of fabricating a chromium/titanium/aluminum-based semiconductor device contact |
| US9514947B2 (en) | 2007-06-25 | 2016-12-06 | Sensor Electronic Technology, Inc. | Chromium/titanium/aluminum-based semiconductor device contact fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7646023B2 (en) | TFT array panel, liquid crystal display including same, and method of manufacturing TFT array panel | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| KR970048855A (ko) | 액정표시장치의 제조방법 | |
| JPH10253992A (ja) | 液晶表示装置及びその製造方法 | |
| US6559906B1 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| KR20050054316A (ko) | 액정표시장치용 어레이기판과 제조방법 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| KR20170097259A (ko) | 표시 장치 및 이의 제조 방법 | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| US20030169381A1 (en) | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions | |
| JP2790002B2 (ja) | 薄膜トランジスタパネル | |
| JPH0358019A (ja) | 液晶表示装置 | |
| JPH0570156B2 (ja) | ||
| US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPS60117690A (ja) | 半導体装置 | |
| JP3250005B2 (ja) | 薄膜トランジスタアレイ基板 | |
| JPS6112271B2 (ja) | ||
| JPH02223924A (ja) | 表示パネルの製造方法 | |
| JPH11326949A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0716012B2 (ja) | 薄膜トランジスタアレイ装置の製造方法 |