JPS6113227A - 電極配線の接続方法 - Google Patents

電極配線の接続方法

Info

Publication number
JPS6113227A
JPS6113227A JP13207084A JP13207084A JPS6113227A JP S6113227 A JPS6113227 A JP S6113227A JP 13207084 A JP13207084 A JP 13207084A JP 13207084 A JP13207084 A JP 13207084A JP S6113227 A JPS6113227 A JP S6113227A
Authority
JP
Japan
Prior art keywords
electrode wiring
layer
electrode
ito
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13207084A
Other languages
English (en)
Inventor
Yasuhisa Oana
保久 小穴
Masayuki Dojiro
堂城 政幸
Mitsushi Ikeda
光志 池田
Toshio Aoki
寿男 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13207084A priority Critical patent/JPS6113227A/ja
Publication of JPS6113227A publication Critical patent/JPS6113227A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は透明導電膜であるI’l’ O(Indium
Thin 0xide )電極と他の電極配線との接続
方法に関する。
〔発明の技術的背景とその問題点〕
ITO[極と他の電極配線とを接続している例として、
液晶表示装置がbる。I!#に近年開発が盛んになった
スイッチングトランジスタを用いたアクティブマトリッ
クス型液晶表示装置(TPT−LODと称す)K於いて
は、スイッチングトランジスタのトレー7と表示用透明
電極でらるITOとを接続するためにアルミニウム(A
J )電極配線が使われている。’I’FT−LODV
cti少なくとも表示画素だけのITO−AI!の接続
点がちることになる。
ところが、ITO−Alの積層構造の接続点(コノタク
ト)は、高抵抗化し易(TPT−LCD^制鳩色〒卯P
IM^緑M巧弔 π惺仕fもリイ書礒へことが判った(
第3図、接触面積16μm×16μm)。この場合、I
TO−AI!のコンタクト構造では、130°0の熱処
理(これはPEP工程の温度)で丁でに高抵抗化してお
り、16μm×16μmの面積の抵抗はおよそ2にΩに
なってしまう。この抵抗値は熱処理温度の上昇とともに
激増し350°C11時間の熱処理によっておよそ2M
Ωの接触抵抗になってしまう。また、抵抗値のノくラツ
キも大きく処理温度の増加に伴ってノくラツキの程度も
大きくなるという問題がらる。
このITO−1構造の高抵抗化はLCDのITO表示電
極に所定の電圧を印加出来ないという現象を引き起し、
表示欠陥となって品位を著しく低下させる。
また、ITOを配線として用いたLCDにおいても、I
TO−1のコンタクト抵抗が高くなることは、ITO配
線に電圧を加えることが出来な゛くなることを意味し、
LCDの線欠陥を引き起す問題となる。
〔発明の目的〕
本発明は上述した従来の接続方法の問題点を解決したも
ので、TPT−LCD製造工程中の熱処理でも高抵抗化
しないITO−金属の電極配線の接続方法を提供するも
のである。
〔発明の概要〕
本発明はITOと電極金属のコンタクト部分に高融点金
属層を設けたものである。すなわち、Mを電極金属とし
た場合、クロム(Or)、モリブデン(Mo)、タンタ
ル(Ta)、チタy(Ti)等の高融点金属ssるいは
ニクロム(Ni−Or) 、チタン−タングステン(T
i−W)等の高融点金属合金層をITOとAlの間に設
ける電極配線の接続方法である。
〔発明の効果〕
本発明によるITO−高融点金層−Alというコンタク
ト構造にすることによって、350°0の熱処理工程を
経ても、コンタクトの接触抵抗はほとんど増加しなくな
った。TPT−LCDの製造工程中の最高温度は300
°Cでらるから、本発明によるコンタクト構造であれば
高抵抗化することがなく、LCDの表示欠陥を減らすこ
とが出来る。
〔発明の実施例〕
以下、本発明の実施例を図面を参照して説明する。第1
図は本発明の接続点(コンタクト)付近の縦断面図を示
している。本実施例では高融点金属としてOr を用い
た場合を示している。すなわちガラス基板(1)上に厚
さ200OAのITOi[極(2)が形成されておシ、
さらにこの一部に本発明の特徴である高融点金属Or 
層(3)が厚さ300Aで設けられている。Or#−t
E −gun蒸着法で推程すれば良いPEP技術によっ
て所定の大きさのOr層を残す。Orのエツチングは、
ネガレジストマスクツ場合は水酸化ナトリウム:フェリ
ファン化カリウム:水の混液で、ポジレジストマスクの
場合は?i![第2セリウムアンモニウム:過塩素fR
:水の混液で行なった。続いて、B−gun蒸着法によ
って厚さ1.(1mのAJ層(4)を堆積、所定の形状
にバターニングする。Or層(3)の面積は必要最少限
で良く、流すti値によって決められる。例えば、 O
r層の面積が16μm×16μmの場合の接触抵抗はお
よそ3Ωでらる。また、 Orの必要な厚さはおよそ2
00Xでちり、それ以上であれば、350°Cの熱処理
でも高抵抗化を防止できる。
第2図は、接触面積が16μm×16μmのコンタクト
の抵抗値9熱処理依存性を示している。熱処理に窒素中
で1時間行なった。
本発明によるl TO−Or −klのコンタクト構造
ではPEP工程での130°Cの熱処理では変化せず、
300°0の熱処理までは接触抵抗値はほとんど   
゛変化しない。すなわち、130°Cの接触抵抗の値は
ITO−1の場合に比べて極めて小さく、およそ1/1
50 Vcなっており、高抵抗化を肪ぐことかできる。
伺、上記実施例では、Or層を設けた場合についで述べ
たが、Mo 、Ta 、Ti 、Ni 、Co 、W、
V、Nb 、Zr 。
Hf 、Ni−0r 、Ti −W等の高融点金属酸v
−’i合金層を用いても、同様の効果が得られる。
また、Al電極以外ICAg1lるいはシリコン等の場
合でも、高融点金属層を設けることによって接触抵抗の
高抵抗化が防げた。
ITO−Or−AJQy層順序を逆にしても(すなわち
AJを下、I’l’0を上)高抵抗化を防ぐことが出来
る。
【図面の簡単な説明】
第1図は本発明の詳細な説明する縦断面、第2図は第1
図に示す電極構造の接触抵抗と熱処理温度の関係を示す
図、第3図は従来例を示す図である。 1・・・ガラス基板   2・、ITO電極3・・・0
1層     4・・・、1層代理人 弁理士 則 近
 憲 佑(ほか1名)第  1 図 s2図

Claims (5)

    【特許請求の範囲】
  1. (1)透明導電膜からなる第1の電極配線と金属からな
    る第2の電極配線との接続を高融点金属層を介して行な
    うことを特徴とする電極配線の接続方法。
  2. (2)第1の電極配線はITO(Indium Thi
    nOxide)電極からなることを特徴とする特許請求
    の範囲第1項記載の電極配線の接続方法。
  3. (3)第2の電極配線はAlからなることを特徴とする
    特許請求の範囲第1項記載の電極配線の接続方法。
  4. (4)高融点金属層はCr、Mo、Ti、Ni、Co、
    W、V、Nb、Zr、Hfのいずれかの金属からなるこ
    とを特徴とする特許請求の範囲第1項記載の電極配線の
    接続方法。
  5. (5)高融点金属層はNi−Cr、Ti−Wのいずれか
    の合金層からなることを特徴とする特許請求の範囲第1
    項記載の電極配線の接続方法。
JP13207084A 1984-06-28 1984-06-28 電極配線の接続方法 Pending JPS6113227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13207084A JPS6113227A (ja) 1984-06-28 1984-06-28 電極配線の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13207084A JPS6113227A (ja) 1984-06-28 1984-06-28 電極配線の接続方法

Publications (1)

Publication Number Publication Date
JPS6113227A true JPS6113227A (ja) 1986-01-21

Family

ID=15072808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13207084A Pending JPS6113227A (ja) 1984-06-28 1984-06-28 電極配線の接続方法

Country Status (1)

Country Link
JP (1) JPS6113227A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6440881U (ja) * 1987-09-05 1989-03-10
JPS6455926U (ja) * 1987-10-01 1989-04-06
JPH01287625A (ja) * 1988-05-16 1989-11-20 Seikosha Co Ltd トップスタガー型非晶質シリコン薄膜トランジスタアレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6440881U (ja) * 1987-09-05 1989-03-10
JPS6455926U (ja) * 1987-10-01 1989-04-06
JPH01287625A (ja) * 1988-05-16 1989-11-20 Seikosha Co Ltd トップスタガー型非晶質シリコン薄膜トランジスタアレイ

Similar Documents

Publication Publication Date Title
US7259035B2 (en) Methods of forming thin-film transistor display devices
US5194136A (en) Process for making a display panel
US5999235A (en) Liquid crystal displaying apparatus and method of manufacturing TFT array
JPS6113227A (ja) 電極配線の接続方法
JPH06301054A (ja) 液晶表示装置用薄膜トランジスタアレイ基板の製造方法
US5374837A (en) Thin film transistor array substrate acting as an active matrix substrate
KR100552283B1 (ko) 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
JP4316117B2 (ja) 薄膜トランジスタの製造方法
EP0329274A1 (en) A method of forming anodised regions on an anodisable metal layer
JPS61133662A (ja) アクテイブマトリクス型薄膜トランジスタ基板
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
JPS63246873A (ja) 薄膜トランジスタ
JPH02223924A (ja) 表示パネルの製造方法
JPH06236893A (ja) Tft液晶表示装置の製造方法
JPH06214245A (ja) アクティブマトリクス表示素子
JP3454913B2 (ja) 液晶表示パネルの製造方法
JPH06281954A (ja) 液晶表示装置
JPH05303111A (ja) アクティブマトリックス基板およびその製造方法
JP2777394B2 (ja) 非線形素子の製造方法
JP3341346B2 (ja) 非線形素子の製造方法
JPH08211410A (ja) 液晶表示装置
KR19980069950A (ko) 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법
JPH08160458A (ja) 液晶表示装置
JPH0812357B2 (ja) Tft基板の製造方法
JPH0342885A (ja) 非線形素子の製造方法