JPH0198263A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH0198263A
JPH0198263A JP62255947A JP25594787A JPH0198263A JP H0198263 A JPH0198263 A JP H0198263A JP 62255947 A JP62255947 A JP 62255947A JP 25594787 A JP25594787 A JP 25594787A JP H0198263 A JPH0198263 A JP H0198263A
Authority
JP
Japan
Prior art keywords
film transistor
manufacturing
thin film
view
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62255947A
Other languages
English (en)
Other versions
JP2598922B2 (ja
Inventor
Masaki Yasunaga
安永　正記
Makoto Sasaki
真 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP62255947A priority Critical patent/JP2598922B2/ja
Publication of JPH0198263A publication Critical patent/JPH0198263A/ja
Application granted granted Critical
Publication of JP2598922B2 publication Critical patent/JP2598922B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示素水、イメージセンサ−及び発元素示
等に利用する薄膜トランジスタ（以下ＴＦ’Ｔと称する
）の製造方法に関する。
〔従来の技術〕
従来のＴＰＴ製造方法はガラス基板上にゲート電極を形
成し、ＣＶＤ法、スパッタ法、蒸着法、陽極酸化法でゲ
ート絶縁膜を成膜し、更に半導体膜を成膜し、ゲート端
子上のゲート絶縁膜、半導体膜をエツチングし、ソース
とドレイ／の各電極を形成している。
〔発明が解決しようとする問題点〕
ところが従来のＴＰＴの製造方法においてゲート絶縁膜
をＣＶＤ法、スパッタ法、蒸着法、陽極酸化法で成膜し
ているので、ピノホールフリーで薄いゲート絶縁膜を量
産することが極めて困難である。
本発明の目的はピノホールフリーで薄いゲート絶縁膜を
歩留りよく容易に形成しているＴＰＴの製造方法を提供
することを目的とする。
〔問題点を解決するための手段〕
この目的を達成するために、本発明のＴ　Ｐ　Ｔの°　
製造方法は、基板上に薄膜トランジスタのゲート電極を
形成し、この電極表面を酸化剤に浸漬することによって
ゲート電極表面を酸化絶縁層に変質させる工程を具備し
て成ることを特徴とする。
この発明では例えば、ＡＡ’、　ＭＯ％Ｃｒ、　Ｔａ、
　Ｔｉ等の金属膜で形成したＴＰＴゲート電極＠ＨＮＯ
３、Ｈｚ　ＳＯ４、Ｈ３Ｐ　ＯイＨｘＣＯｓ　、Ｈ２Ｏ
２等（７）　ｇ化剤マタハこれら酸化剤の混合液に浸漬
することによってゲート電極表面を酸化絶縁層に変質さ
せる。この時ゲート端子材料をゲート電極材料き異なっ
た物質例えばＩＴＯやＴＯ等にしておくことによってゲ
ート端子表面が絶縁層となることを防ぐことができる。
〔実施例〕
本発明の一実施例を第１図ないし第７図に基づいて説明
する。
第１工程 第３図の平面図に示すように、絶縁基板上に、ＩＴＯ，
ＴＯ等のように酸化剤に浸漬してもその表面が絶縁層に
ならない材料でゲート端子９、ゲートバス２、ソースバ
ス７を形成する。
第２工程 第３工程で得られた基板上にｋｌ、　Ｍｏ、Ｃｒ、Ｔａ
、Ｔｉ等の金属膜をスパッタ法や蒸着法で成膜したもの
をエツチングして第４図の平面図に示すように加工する
。
第３工程 第２工程で得られた基板をＨ２（１）、　、　Ｈ，ＣＯ
，、ｋハ０８、Ｈ，Ｓ　ＯいＨ３Ｐ０．やこれらの混合
液等の酸化剤に浸漬して、ゲート電極３の表面を第５図
ｆａｔの平面図及び第５図ｆｂｌの断面図のように酸化
絶縁層（こする。
第４工程 第３工程で得られた基板上にａ−８ｉ：Ｈ等の半導体膜
をＣＶＤ法によって成膜し第６図の断面図のようにエツ
チング加工する。
第５工程 第４工程で得られた基板上にソース電極６及びドレイン
電極８を第７図の断面図のように形成する。
〔発明の効果〕
以上説明したようにＴＰＴのゲート電極表面を酸化剤に
浸漬して形成した酸化絶縁層をＴ　ＦＴのゲート絶縁膜
とすることによってピンホールフリーで薄いゲート絶縁
膜でできたＴＰＴを製造することができる。その結果、
低電圧駆動で特性のよいＴＰＴを歩留りよく容易に製造
することができる等の効果がある。
【図面の簡単な説明】
第１図は本発明により製造した薄膜トランジスタの断面
図、第２図は同薄膜トランジスタの平面図、第３図は本
発明による第１工程で得られた基板の平面図、第４図は
本発明による第２工程で得られた基板の平面図、第５図
は本発明による第３工程で得られた基板の平面図ｆａ）
と断面図（ｂ）、第６図は本発明による第４工程で得ら
れた基板の断面図、第７図は本発明による第５工程で得
られた基板の断面図である。 特許出願人　アルプス亀気株式会社 −４・

Claims (1)

    【特許請求の範囲】
  1. 　基板上に薄膜トランジスタのゲート電極を形成し、こ
    の電極表面を酸化剤に浸漬することによってゲート電極
    表面を酸化絶縁層に変質させる工程を具備して成る薄膜
    トランジスタの製造方法。
JP62255947A 1987-10-09 1987-10-09 薄膜トランジスタの製造方法 Expired - Lifetime JP2598922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62255947A JP2598922B2 (ja) 1987-10-09 1987-10-09 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62255947A JP2598922B2 (ja) 1987-10-09 1987-10-09 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH0198263A true JPH0198263A (ja) 1989-04-17
JP2598922B2 JP2598922B2 (ja) 1997-04-09

Family

ID=17285789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62255947A Expired - Lifetime JP2598922B2 (ja) 1987-10-09 1987-10-09 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2598922B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5186968A (ja) * 1975-01-29 1976-07-30 Kyushu Nippon Electric Handotaisochinoseizohoho
JPS5995514A (ja) * 1982-11-25 1984-06-01 Sharp Corp 液晶表示装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5186968A (ja) * 1975-01-29 1976-07-30 Kyushu Nippon Electric Handotaisochinoseizohoho
JPS5995514A (ja) * 1982-11-25 1984-06-01 Sharp Corp 液晶表示装置の製造方法

Also Published As

Publication number Publication date
JP2598922B2 (ja) 1997-04-09

Similar Documents

Publication Publication Date Title
ATE66095T1 (de) Verfahren zur herstellung von rueckseitenplatten fuer flache anzeigen von anzeigetransistoren, sowie nach diesem verfahren hergestellte anzeigen.
JPS63178560A (ja) 薄膜トランジスタの形成方法
US20200161143A1 (en) Thin film transistor substrate, liquid crystal display panel having the same and method of manufacturing the same
JPH0198263A (ja) 薄膜トランジスタの製造方法
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JPS63166236A (ja) 電子装置
JPH04305627A (ja) アクティブマトリクス基板の製造方法
JPS61133662A (ja) アクテイブマトリクス型薄膜トランジスタ基板
JPH035725B2 (ja)
JPH03240027A (ja) 表示装置
JPH07114043A (ja) 液晶表示装置及びその製造方法
JPH0284775A (ja) 縦型薄膜トランジスタの製造方法
JP2911347B2 (ja) 液晶表示装置の製造方法
JP3362413B2 (ja) 液晶表示装置
KR20070088886A (ko) 표시 기판 및 이의 제조 방법
JPH03196021A (ja) マトリツクス型表示装置
JPH04219733A (ja) 透明電極のパターンを有する基板を具えたデバイスの製造方法
JPH0221663A (ja) 薄膜トランジスタの製造方法
KR940000911A (ko) 액정표시소자 및 제조방법
JPH01255829A (ja) アルミニウムとｉｔｏとの多層配線
JPH01255830A (ja) 液晶表示装置の配線の製造方法と液晶表示装置の配線
JPH0218524A (ja) Ｔｆｔ基板の製造方法
JPS63172469A (ja) 薄膜トランジスタ
JP2716106B2 (ja) アクティブマトリクス基板の製造方法
JPH02271637A (ja) 薄膜トランジスタアレイの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term