JPH02106972A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02106972A JPH02106972A JP26180388A JP26180388A JPH02106972A JP H02106972 A JPH02106972 A JP H02106972A JP 26180388 A JP26180388 A JP 26180388A JP 26180388 A JP26180388 A JP 26180388A JP H02106972 A JPH02106972 A JP H02106972A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- nitride film
- grown
- forming
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 6
- 239000002184 metal Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に多結晶シ
リコンを用いたゲート電極及び配線を形成する方法に関
するものである。
リコンを用いたゲート電極及び配線を形成する方法に関
するものである。
従来、半導体素子中に、多結晶シリコンを用い、ゲート
電極及び配線を形成する際には、多結晶シリコンを成長
後、多結晶シリコンに不純物をドーピングし、抵抗値を
下げた後、パターニングし、ゲート電極及び配線を形成
する方法が用いられていた。
電極及び配線を形成する際には、多結晶シリコンを成長
後、多結晶シリコンに不純物をドーピングし、抵抗値を
下げた後、パターニングし、ゲート電極及び配線を形成
する方法が用いられていた。
第３図（ａ）〜（Ｃ）は、従来の多結晶シリコンの配線
形成方法を工程順に示した断面図である。
形成方法を工程順に示した断面図である。
先ず、第３図（ａ）に示す様に、シリコン基板１上に酸
化膜２を形成し、さらに、多結晶シリコン３を成長し、
不純物をドーピングする。その後、レジストマスク８を
塗布する。
化膜２を形成し、さらに、多結晶シリコン３を成長し、
不純物をドーピングする。その後、レジストマスク８を
塗布する。
次ニ、第３図（ｂ）に示す様に、レジストマスク８をパ
ターニングし、さらにレジストマスク８をマスク材とし
て、多結晶シリコン３をエツチングする。
ターニングし、さらにレジストマスク８をマスク材とし
て、多結晶シリコン３をエツチングする。
次に第３図（Ｃ）に示す様に、パターニングされたレジ
ストマスク８を除去し、多結晶シリコン３の配線を形成
する。
ストマスク８を除去し、多結晶シリコン３の配線を形成
する。
上述した、従来の多結晶シリコンのゲート電極及び配線
形成方法では、多結晶シリコンの抵抗が高く、素子のス
イッチングが遅くなるという欠点がある。
形成方法では、多結晶シリコンの抵抗が高く、素子のス
イッチングが遅くなるという欠点がある。
この対策として、配線の多層化が考えられるが、配線を
多層化する事により、ＰＲ数が２回増え、工程が複雑に
なるという欠点がある。
多層化する事により、ＰＲ数が２回増え、工程が複雑に
なるという欠点がある。
本発明の多結晶シリコンのゲート電極及び配線の形成方
法は、多結晶シリコンを成長する工程と、その上に窒化
膜を成長する工程と、多結晶シリコンと窒化膜を同時に
パターニングする工程と、その後、選択酸化を行った後
、窒化膜を除去する工程と、その後、配線材料（アルミ
ニウム等）を成長し、パターニングする工程を有してい
る。
法は、多結晶シリコンを成長する工程と、その上に窒化
膜を成長する工程と、多結晶シリコンと窒化膜を同時に
パターニングする工程と、その後、選択酸化を行った後
、窒化膜を除去する工程と、その後、配線材料（アルミ
ニウム等）を成長し、パターニングする工程を有してい
る。
本発明は多結晶シリコン上に窒化膜を形成し、多結晶シ
リコン及び窒化膜を同時にパタ一二ソグする。その後、
選択酸化、窒化膜除去を行ない、配線材料（アルミニウ
ム等）を成長し、パターニングすることにより、ＰＲ数
を１回増すだけで、低抵抗のゲート電極及び配線を形成
することができる。
リコン及び窒化膜を同時にパタ一二ソグする。その後、
選択酸化、窒化膜除去を行ない、配線材料（アルミニウ
ム等）を成長し、パターニングすることにより、ＰＲ数
を１回増すだけで、低抵抗のゲート電極及び配線を形成
することができる。
本発明について、図面を参照して説明する。第１図（ａ
）〜（ｄ）は、本発明の一実施例を説明するために、工
程順に示した断面図である。
）〜（ｄ）は、本発明の一実施例を説明するために、工
程順に示した断面図である。
まず、第１図（ａ）に示す様に、シリコン基板１上に、
酸化膜２を成長し、その上に多結晶シリコン３を成長し
、窒化膜４を成長する。次に第１図（ｂ）に示す様に、
多結晶シリコン３と窒化膜４を同時にパターニングし、
その後選択酸化を行なう。
酸化膜２を成長し、その上に多結晶シリコン３を成長し
、窒化膜４を成長する。次に第１図（ｂ）に示す様に、
多結晶シリコン３と窒化膜４を同時にパターニングし、
その後選択酸化を行なう。
次に、第１図（ｃ）に示す様に、窒化膜４を除去した後
アルミニウム６を成長する。次に、第１図（ｄ）に示す
様に、アルミニウム６をパターニングする。
アルミニウム６を成長する。次に、第１図（ｄ）に示す
様に、アルミニウム６をパターニングする。
第２図は（ａ）〜（ｅ）は、本発明の他の実施例の断面
図である。本実施例は、ＭＯ８構造における多結晶シリ
コンのゲート電極形成方法に関するものであり、第１図
と同様の工程を有している。
図である。本実施例は、ＭＯ８構造における多結晶シリ
コンのゲート電極形成方法に関するものであり、第１図
と同様の工程を有している。
本実施例においては、まず、第２図（ａ）に示すように
シリコン基板１上に酸化膜２．多結晶シリコン３．窒化
膜４を順次形成する。次に第２図（ｂ）に示すように、
窒化膜４．多結晶シリコン３を所定形状に形成するとと
もに、多結晶シリコン３の両側にソース・ドレイン領域
となる拡散層７を形成する。次に第２図（ｃ）に示すよ
うに、拡散層γ上に選択酸化膜５を形成する。次に第２
図（ｄ）に示すようにアルミニウム６を形成し、第２図
（ｅ）に示すようにアルミニウム６を所定形状に形成す
る。
シリコン基板１上に酸化膜２．多結晶シリコン３．窒化
膜４を順次形成する。次に第２図（ｂ）に示すように、
窒化膜４．多結晶シリコン３を所定形状に形成するとと
もに、多結晶シリコン３の両側にソース・ドレイン領域
となる拡散層７を形成する。次に第２図（ｃ）に示すよ
うに、拡散層γ上に選択酸化膜５を形成する。次に第２
図（ｄ）に示すようにアルミニウム６を形成し、第２図
（ｅ）に示すようにアルミニウム６を所定形状に形成す
る。
本実施例によれば、ゲート電極の抵抗値を下げることが
できるという利点がある。
できるという利点がある。
以上、説明した様に、本発明は、多結晶シリコン上に窒
化膜を成長し、選択酸化をおこなうことにより、多結晶
シリコン上に配線材料（アルミニウム等）を容易に形成
でき、抵抗値を下げることができる。
化膜を成長し、選択酸化をおこなうことにより、多結晶
シリコン上に配線材料（アルミニウム等）を容易に形成
でき、抵抗値を下げることができる。
第１図（ａ：）〜（ｄ）、第２図（ａ）〜（ｅ）は、そ
れぞれ本発明の一実施例及び他の実施例を説明するため
に、工程順に示した断面図、第３図（ａ）〜（ｃ）は、
従来の方法を説明するために工程順に示した断面図であ
る。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・多結晶シリコン、４・・・・・・窒化膜
、５・・・・・・選択酸化膜、６・・・・・・アルミ、
７・・・・・・拡散層、８・・・・・・レジスト。 代理人 弁理士 内 原 晋 第 図 半
れぞれ本発明の一実施例及び他の実施例を説明するため
に、工程順に示した断面図、第３図（ａ）〜（ｃ）は、
従来の方法を説明するために工程順に示した断面図であ
る。 １・・・・・・シリコン基板、２・・・・・・酸化膜、
３・・・・・・多結晶シリコン、４・・・・・・窒化膜
、５・・・・・・選択酸化膜、６・・・・・・アルミ、
７・・・・・・拡散層、８・・・・・・レジスト。 代理人 弁理士 内 原 晋 第 図 半
Claims (1)
- 半導体基板上に多結晶シリコン層を形成する工程と、該
多結晶シリコン層上に窒化けい素膜を形成する工程と、
該窒化けい素膜を所定の形状に形成する工程と、該所定
の形状に形成された窒化けい素膜をマスクとして前記多
結晶シリコン層を選択的に除去する工程と、前記所定の
形状に形成された窒化けい素膜をマスクとして選択酸化
する工程と、前記所定の形状に形成された窒化けい素膜
を除去した後に金属膜を前記多結晶シリコン層上に選択
的に形成する工程とを有することを特徴とする半導体装
置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26180388A JPH02106972A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26180388A JPH02106972A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106972A true JPH02106972A (ja) | 1990-04-19 |
Family
ID=17366930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26180388A Pending JPH02106972A (ja) | 1988-10-17 | 1988-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106972A (ja) |
-
1988
- 1988-10-17 JP JP26180388A patent/JPH02106972A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951153B2 (ja) | 半導体装置の製造方法 | |
| JPH02106972A (ja) | 半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH039572A (ja) | 半導体装置の製造方法 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| JPH01120026A (ja) | 半導体装置の製造方法 | |
| JPS59195859A (ja) | 半導体装置の製造方法 | |
| JPH01135016A (ja) | 半導体装置の製造方法 | |
| JPS6158257A (ja) | 半導体装置の製造方法 | |
| JPH01280336A (ja) | 半導体装置の製造方法 | |
| JPS63119533A (ja) | 半導体装置の製造方法 | |
| JPS63107020A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS60254751A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPS61248547A (ja) | 半導体装置の製造方法 | |
| JPS633434A (ja) | 半導体装置の製造方法 | |
| JPS6214466A (ja) | 半導体装置の製造方法 | |
| JPH065626A (ja) | 半導体装置の製造方法 | |
| JPH0758085A (ja) | 半導体装置の製造方法 | |
| JPH04133423A (ja) | 半導体装置の製造方法 | |
| JPH01120064A (ja) | 半導体装置の製造方法 | |
| JPS6310572A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPH02210828A (ja) | 半導体装置の製造方法 |