JPH02210828A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02210828A JPH02210828A JP3180689A JP3180689A JPH02210828A JP H02210828 A JPH02210828 A JP H02210828A JP 3180689 A JP3180689 A JP 3180689A JP 3180689 A JP3180689 A JP 3180689A JP H02210828 A JPH02210828 A JP H02210828A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- etching
- silicon oxide
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 34
- 230000003647 oxidation Effects 0.000 claims abstract description 29
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上に形成される多層膜のエツチング工程
に改良を加えた半導体装置の製造方法に関するものであ
る。
に改良を加えた半導体装置の製造方法に関するものであ
る。
従来の半導体装置の製造方法においては、基板表面に形
成されたゲート酸化膜上において電極を形成する場合、
電極材料である多結晶シリコン膜を前記ゲート酸化膜上
に形成した後、レジストパターンを用いて直接、多結晶
シリコン膜のエツチングを行うことにより電極を形成し
ていた。
成されたゲート酸化膜上において電極を形成する場合、
電極材料である多結晶シリコン膜を前記ゲート酸化膜上
に形成した後、レジストパターンを用いて直接、多結晶
シリコン膜のエツチングを行うことにより電極を形成し
ていた。
しかしながら、このような従来方法の場合、多結晶シリ
コン膜をエツチングする際に、レジストパターンの形状
やレジストが占める面積により、エツチング時において
、多結晶シリコン膜が横方向にもエツチングが及んで、
エツチング後の多結晶シリコン膜の形状に大きなばらつ
きが生じるという問題点があった。
コン膜をエツチングする際に、レジストパターンの形状
やレジストが占める面積により、エツチング時において
、多結晶シリコン膜が横方向にもエツチングが及んで、
エツチング後の多結晶シリコン膜の形状に大きなばらつ
きが生じるという問題点があった。
本発明は、このような従来の問題点を解決するためにな
されたもので、エツチング後の多結晶シリコンの形状の
ばらつきをなくすことが可能な半導体装置の製造方法の
提供を目的とするものである。
されたもので、エツチング後の多結晶シリコンの形状の
ばらつきをなくすことが可能な半導体装置の製造方法の
提供を目的とするものである。
「−記のようなｌ」的を達成するために本発明は、シリ
コン基板−しに第１シリコン酸化膜、第１耐酸化性被膜
、第１多結晶シリコン膜、第２耐酸化性肢膜を順次積層
状に形成した後、レジストパターンを用いて第２耐酸化
性被膜および第１多結晶シリコン膜をエツチングし、史
に、エツチングにより形成された前記第１多結晶シリコ
ン膜の側部のみを、上下に位置する前記第１、第２耐酸
化性被膜をマスクとして部分酸化することにより第２シ
リコン酸化膜を形成する第１王程と、第１工程で形成さ
れた第２シリコン酸化膜の形成域と重なる第１シリコン
酸化膜の部分および第１耐酸化性被膜の部分を除く第１
シリコン酸化膜の他の部分、第１耐酸化性被膜の他の部
分、第１多結晶シリコン膜、第２耐酸化性被膜を除去し
た後、シリコン基板の表面にゲートシリコン酸化膜を形
成すると共に、前記第２シリコン酸化膜を覆う状態で第
２多結晶シリコン膜を形成した後、前記レジストパター
ンを反転した形状を有するレジストパターンを用いて第
２多結晶シリコン膜をエツチングする第２玉程とを具備
することを特徴とするものである。
コン基板−しに第１シリコン酸化膜、第１耐酸化性被膜
、第１多結晶シリコン膜、第２耐酸化性肢膜を順次積層
状に形成した後、レジストパターンを用いて第２耐酸化
性被膜および第１多結晶シリコン膜をエツチングし、史
に、エツチングにより形成された前記第１多結晶シリコ
ン膜の側部のみを、上下に位置する前記第１、第２耐酸
化性被膜をマスクとして部分酸化することにより第２シ
リコン酸化膜を形成する第１王程と、第１工程で形成さ
れた第２シリコン酸化膜の形成域と重なる第１シリコン
酸化膜の部分および第１耐酸化性被膜の部分を除く第１
シリコン酸化膜の他の部分、第１耐酸化性被膜の他の部
分、第１多結晶シリコン膜、第２耐酸化性被膜を除去し
た後、シリコン基板の表面にゲートシリコン酸化膜を形
成すると共に、前記第２シリコン酸化膜を覆う状態で第
２多結晶シリコン膜を形成した後、前記レジストパター
ンを反転した形状を有するレジストパターンを用いて第
２多結晶シリコン膜をエツチングする第２玉程とを具備
することを特徴とするものである。
一］二記方法によると、第１多結晶シリコン膜の側部を
酸化することによってエツチングの際の保護壁として作
用する第２シリコン酸化膜が形成されるので、第２多結
晶シリコン膜のエツチングの際に、横方向へのエツチン
グが前記第２シリコン酸化膜により防市され、エツチン
グ後における多結情シリコン膜の形状のばらつきが大き
く抑制されることになる。
酸化することによってエツチングの際の保護壁として作
用する第２シリコン酸化膜が形成されるので、第２多結
晶シリコン膜のエツチングの際に、横方向へのエツチン
グが前記第２シリコン酸化膜により防市され、エツチン
グ後における多結情シリコン膜の形状のばらつきが大き
く抑制されることになる。
以下、本発明の一実施例について図面を参照しながら説
明する。第１図（Ａ）〜（Ｃ）はこの実施例方法によっ
て作成されるｌへ導体装置の断面構造を第１ に程；こ
おける［二程順に示すものである。第１図（Ａ）におい
て、シリコン基板（１）の表面側に数Ｆ〜数百人の第１
シリコン酸化膜（２）を熱成長させた後、その」ユに数
１−〜数百人の第１耐酸化性被膜（３）を成長させ、更
に、数百〜数千式の第１多結晶シリコン膜（４）を成長
させて、最後に数１−〜数百人の第２耐酸化性被膜（５
）を成長させることにより、前記シリコン基板（＋）上
に第１シリコン酸化膜（２）、第１耐酸化性被膜（３）
、第１多結晶シリコン膜（４）および第２耐酸化性被膜
（５）を順次積層状に形成した後、最−Ｌ層となる第２
耐酸化性被膜（５）上に所定の電極パターンを有するレ
ジスト（６）を配設して、このレジスト（Ｂ）をマスク
として第１図（Ｂ）に示すように、第１多結晶シリコン
膜（４）までエツチングを行う。
明する。第１図（Ａ）〜（Ｃ）はこの実施例方法によっ
て作成されるｌへ導体装置の断面構造を第１ に程；こ
おける［二程順に示すものである。第１図（Ａ）におい
て、シリコン基板（１）の表面側に数Ｆ〜数百人の第１
シリコン酸化膜（２）を熱成長させた後、その」ユに数
１−〜数百人の第１耐酸化性被膜（３）を成長させ、更
に、数百〜数千式の第１多結晶シリコン膜（４）を成長
させて、最後に数１−〜数百人の第２耐酸化性被膜（５
）を成長させることにより、前記シリコン基板（＋）上
に第１シリコン酸化膜（２）、第１耐酸化性被膜（３）
、第１多結晶シリコン膜（４）および第２耐酸化性被膜
（５）を順次積層状に形成した後、最−Ｌ層となる第２
耐酸化性被膜（５）上に所定の電極パターンを有するレ
ジスト（６）を配設して、このレジスト（Ｂ）をマスク
として第１図（Ｂ）に示すように、第１多結晶シリコン
膜（４）までエツチングを行う。
次いで、第１図（Ｃ）に示すように、エツチングにより
形成された前記第１多結晶シリコン膜（４）の側部（Ｓ
）のみを、その上下に位置する前記第１、第２耐酸化性
被膜（３）（５）をマスクとして部分酸化することによ
り第２シリコン酸化膜（７）を形成する。
形成された前記第１多結晶シリコン膜（４）の側部（Ｓ
）のみを、その上下に位置する前記第１、第２耐酸化性
被膜（３）（５）をマスクとして部分酸化することによ
り第２シリコン酸化膜（７）を形成する。
第２図（Ａ）〜（Ｃ）はこの実施例方法における第２工
程を示している。第２図（Ａ）に示すように、第１工程
で形成された第２シリコン酸化膜（７）の形成域と市な
る第１シリコン酸化膜（２）の部分および第１耐酸化性
被膜（３）の部分を除く第１シリコン酸化膜（２）の他
の部分、第１耐酸化性被膜（３）の他の部分、第１多結
晶シリコン膜（４）、第２耐酸化性被膜（５）を除去し
た後、第２図（Ｂ）に示すように、シリコン基板（１）
の表面に数百人のゲートポリシリコン酸化膜（８）を熱
酸化により成長させた後、前記第２シリコン酸化膜（７
）を覆う状態で数千式の第２多結晶シリコン膜（９）を
成長させて、前記レジスト（６）の電極パターンのマス
ク形状が反転した形状を有するレジスト（１０）をマス
クとしてエツチングを行う。
程を示している。第２図（Ａ）に示すように、第１工程
で形成された第２シリコン酸化膜（７）の形成域と市な
る第１シリコン酸化膜（２）の部分および第１耐酸化性
被膜（３）の部分を除く第１シリコン酸化膜（２）の他
の部分、第１耐酸化性被膜（３）の他の部分、第１多結
晶シリコン膜（４）、第２耐酸化性被膜（５）を除去し
た後、第２図（Ｂ）に示すように、シリコン基板（１）
の表面に数百人のゲートポリシリコン酸化膜（８）を熱
酸化により成長させた後、前記第２シリコン酸化膜（７
）を覆う状態で数千式の第２多結晶シリコン膜（９）を
成長させて、前記レジスト（６）の電極パターンのマス
ク形状が反転した形状を有するレジスト（１０）をマス
クとしてエツチングを行う。
このような第１および第２工程を経て第２図（Ｃ）に示
すように、所定形状にエツチングされた第２多結晶シリ
コン膜（９）は側部（Ｓ）のみに酸化膜（７）を有する
多結晶シリコン電極構造を形成することになる。
すように、所定形状にエツチングされた第２多結晶シリ
コン膜（９）は側部（Ｓ）のみに酸化膜（７）を有する
多結晶シリコン電極構造を形成することになる。
なお、本発明はＮ型シリコン基板の他、Ｐ型シリコン基
板またはＭＯＳ）ランジスタ、ダイオード、バイポーラ
ＩＣ等の半導体装置の製造にも適用できるものである。
板またはＭＯＳ）ランジスタ、ダイオード、バイポーラ
ＩＣ等の半導体装置の製造にも適用できるものである。
以上説明したように本発明の半導体装置の製造方法によ
るときは、エツチング時の横方向へのエツチングを防止
するための酸化膜の保護壁を設けるようにしているので
、多結晶シリコン膜のエツチング後における横方向の形
状のばらつきを抑制することができて、半導体装置の生
産性並びに性能を向コニさせることができるという優れ
た効果を発揮するものとなった。
るときは、エツチング時の横方向へのエツチングを防止
するための酸化膜の保護壁を設けるようにしているので
、多結晶シリコン膜のエツチング後における横方向の形
状のばらつきを抑制することができて、半導体装置の生
産性並びに性能を向コニさせることができるという優れ
た効果を発揮するものとなった。
第１図（Ａ）〜（Ｃ）は本発明の実施例方法によって作
成される半導体装置の断面構造を第１工程のＬ程順に示
す図、第２図（Ａ）〜（Ｃ）は同第２工程の工程順に示
す図である。 （１）・・・シリコン基板、（２）・・・第１シリコン
酸化膜、（−３）・・・第１耐酸化性被膜、（４）・・
・第１多結晶シリコン膜、（５）・・・第２耐酸化性被
膜、（６）・・・レジストパターン、（７）・・・第２
シリコン酸化膜、（８）・・・ゲートシリコン酸化膜、
（９） −・・第２多結晶シリコン膜、（１Ｇ）・・・
反転形状を有するレジストパターン。
成される半導体装置の断面構造を第１工程のＬ程順に示
す図、第２図（Ａ）〜（Ｃ）は同第２工程の工程順に示
す図である。 （１）・・・シリコン基板、（２）・・・第１シリコン
酸化膜、（−３）・・・第１耐酸化性被膜、（４）・・
・第１多結晶シリコン膜、（５）・・・第２耐酸化性被
膜、（６）・・・レジストパターン、（７）・・・第２
シリコン酸化膜、（８）・・・ゲートシリコン酸化膜、
（９） −・・第２多結晶シリコン膜、（１Ｇ）・・・
反転形状を有するレジストパターン。
Claims (1)
- シリコン基板上に第１シリコン酸化膜、第１耐酸化性被
膜、第１多結晶シリコン膜、第２耐酸化性被膜を順次積
層状に形成した後、レジストパターンを用いて第２耐酸
化性被膜および第１多結晶シリコン膜をエッチングし、
更に、エッチングにより形成された前記第１多結晶シリ
コン膜の側部のみを、上下に位置する前記第１、第２耐
酸化性被膜をマスクとして部分酸化することにより第２
シリコン酸化膜を形成する第１工程と、第１工程で形成
された第２シリコン酸化膜の形成域と重なる第１シリコ
ン酸化膜の部分および第１耐酸化性被膜の部分を除く第
１シリコン酸化膜の他の部分、第１耐酸化性被膜の他の
部分、第１多結晶シリコン膜、第２耐酸化性被膜を除去
した後、シリコン基板の表面にゲートシリコン酸化膜を
形成すると共に、前記第２シリコン酸化膜を覆う状態で
第２多結晶シリコン膜を形成した後、前記レジストパタ
ーンを反転した形状を有するレジストパターンを用いて
第２多結晶シリコン膜をエッチングする第２工程とを具
備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180689A JPH02210828A (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180689A JPH02210828A (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02210828A true JPH02210828A (ja) | 1990-08-22 |
Family
ID=12341338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180689A Pending JPH02210828A (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210828A (ja) |
-
1989
- 1989-02-09 JP JP3180689A patent/JPH02210828A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02210828A (ja) | 半導体装置の製造方法 | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS62202559A (ja) | 半導体装置及びその製造方法 | |
| JPS6161539B2 (ja) | ||
| JPH0122731B2 (ja) | ||
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPH04139759A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60226166A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01120064A (ja) | 半導体装置の製造方法 | |
| JPH01281750A (ja) | 半導体装置 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPS60234326A (ja) | 半導体装置の製造方法 | |
| JPS5933270B2 (ja) | 半導体装置の製造方法 | |
| JPH036815A (ja) | 半導体装置の装造方法と半導体装置 | |
| JPS60254751A (ja) | 半導体装置の製造方法 | |
| JPH02106972A (ja) | 半導体装置の製造方法 | |
| JPS58182874A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0443663A (ja) | 半導体装置およびその製造方法 | |
| JPS61141181A (ja) | 半導体装置及びその製造方法 | |
| JPS63127555A (ja) | 半導体装置の製造方法 | |
| JPS62199065A (ja) | 半導体装置およびその製造方法 | |
| JPH02117132A (ja) | 半導体装置の製造方法 | |
| JPS62190851A (ja) | 半導体装置の製造方法 | |
| JPS6398131A (ja) | 半導体装置の製造方法 |