JPH02111059A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02111059A JPH02111059A JP63265445A JP26544588A JPH02111059A JP H02111059 A JPH02111059 A JP H02111059A JP 63265445 A JP63265445 A JP 63265445A JP 26544588 A JP26544588 A JP 26544588A JP H02111059 A JPH02111059 A JP H02111059A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead frame
- semiconductor device
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の構造、特に半導体素子とリード
フレームの取付構造に関するものである。
フレームの取付構造に関するものである。
第３図（ａ）は従来の半導体装置の特にダイスパッドに
半導体チップを搭載した状態を示す平面図であり、第３
図（ｂ）は第３図（ａ）のｌＮ−１１１線の断面図を示
す。図において、１は半導体素子、２はリードフレーム
、３は前記半導体素子１を載置するダイスパッド、４は
前記半導体素子１とリードフレーム２を電気的に導通さ
せる結線（金線）、５は前記半導体素子１とダイスパッ
ド３を接合する接合材である。
半導体チップを搭載した状態を示す平面図であり、第３
図（ｂ）は第３図（ａ）のｌＮ−１１１線の断面図を示
す。図において、１は半導体素子、２はリードフレーム
、３は前記半導体素子１を載置するダイスパッド、４は
前記半導体素子１とリードフレーム２を電気的に導通さ
せる結線（金線）、５は前記半導体素子１とダイスパッ
ド３を接合する接合材である。
従来の半導体装置は前記半導体素子ｌとダイスパッド３
を接合する際、温度を上げて金属材料又は接着剤等の接
合材５により行っている。さらに金線等による結線４を
やりやすくするために、曲げ加工によりダイスパッド３
部をリードフレーム２より低くして、半導体素子１とリ
ードフレーム２の表面とをほぼ同一面になるように構成
している。
を接合する際、温度を上げて金属材料又は接着剤等の接
合材５により行っている。さらに金線等による結線４を
やりやすくするために、曲げ加工によりダイスパッド３
部をリードフレーム２より低くして、半導体素子１とリ
ードフレーム２の表面とをほぼ同一面になるように構成
している。
また、従来の半導体装置では第４図に示す様にリードフ
レーム２の数が増えると、リードフレーム２のばたつき
を防ぐためにリードフレームムタ定用シート７を用いて
リードフレーム２を固定していた。
レーム２の数が増えると、リードフレーム２のばたつき
を防ぐためにリードフレームムタ定用シート７を用いて
リードフレーム２を固定していた。
従来の半導体装置は以上のように構成されているので、
半導体素子１をダイスパッド３に接合する際、その接合
時の温度変化により半導体素子１とダイスパッド３との
間の熱膨張（収縮）に差が生じ、そのため半導体素子１
に応力がかかり、そりや割れが起こるなどの問題点があ
った。
半導体素子１をダイスパッド３に接合する際、その接合
時の温度変化により半導体素子１とダイスパッド３との
間の熱膨張（収縮）に差が生じ、そのため半導体素子１
に応力がかかり、そりや割れが起こるなどの問題点があ
った。
この発明は上記のような問題点を解消するためにな＋ｔ
ｚたもので、半導体素子１にかかる応力やそりを緩和す
ることができる半導体装置を得ろことを目的とする。
ｚたもので、半導体素子１にかかる応力やそりを緩和す
ることができる半導体装置を得ろことを目的とする。
この発明に係る半導体装置は、半導体素子の側面とリー
ドフレームとを絶縁性の固定材により固定したものであ
る。
ドフレームとを絶縁性の固定材により固定したものであ
る。
この発明における半導体装置は、半導体素子の側面とリ
ードフレームとを絶縁性の固定材を介して接合したので
、温度変化が生じても半導体素子に熱応力が加わらずそ
りや割れの心配がない。また半導体素子とリードフレー
ムのワイヤボンド面をほぼ同一面に構成できるので良好
なワイヤボンドが行える。さらに絶縁性の固定材により
インナーリードのばたつきが防げる。
ードフレームとを絶縁性の固定材を介して接合したので
、温度変化が生じても半導体素子に熱応力が加わらずそ
りや割れの心配がない。また半導体素子とリードフレー
ムのワイヤボンド面をほぼ同一面に構成できるので良好
なワイヤボンドが行える。さらに絶縁性の固定材により
インナーリードのばたつきが防げる。
〔実施例〕
第１図（ａ）はこの発明の一実施例による半導体装置を
示す平面図であり、第１図（ｂ）は第１図（ａ）のＩ−
ＩＭ断面図である。
示す平面図であり、第１図（ｂ）は第１図（ａ）のＩ−
ＩＭ断面図である。
図において、１は半導体素子、２はリードフレーム、４
は結線（金線）を示す。モして６ａは前記半導体１とリ
ードフレーム２とを固定する絶縁性の固定材である。そ
してこの固定材６ａは半導体素子１の側面（ポンディン
グパッド面に対する側面）とリードフレーム２の先端側
面との間に接合する形で設けられる。
は結線（金線）を示す。モして６ａは前記半導体１とリ
ードフレーム２とを固定する絶縁性の固定材である。そ
してこの固定材６ａは半導体素子１の側面（ポンディン
グパッド面に対する側面）とリードフレーム２の先端側
面との間に接合する形で設けられる。
すなわち、上記実施例において、半導体素子１は絶縁性
の固定材６ａによりリードフレーム２の先端に接合され
る。そして固定材６ａとしては、例えば絶縁性の有機材
料が考えられ、特に熱圧着シートを用いた場合には接合
部材なしで熱圧着により接合することができる。また、
接合部が半導体素子１の側面とリードフレーム２先端の
側面との間に存在しているため、接合後の半導体素子１
の変形がなくなる。
の固定材６ａによりリードフレーム２の先端に接合され
る。そして固定材６ａとしては、例えば絶縁性の有機材
料が考えられ、特に熱圧着シートを用いた場合には接合
部材なしで熱圧着により接合することができる。また、
接合部が半導体素子１の側面とリードフレーム２先端の
側面との間に存在しているため、接合後の半導体素子１
の変形がなくなる。
さらに、半導体素子１はリードフレーム２の先端の側面
に接合されているので第３図（ｂ）のようにダイスパッ
ド３をリードフレーム２に対して低い位置に曲げ加工す
る作業なくして良好なワイヤボンドが行える。
に接合されているので第３図（ｂ）のようにダイスパッ
ド３をリードフレーム２に対して低い位置に曲げ加工す
る作業なくして良好なワイヤボンドが行える。
さらに従来第４図のようにリードフレーム２の数が増え
るとリードフレーム２のばたつきを防ぐためリードフレ
ーム固定シート７を使用しているが、今回の絶縁性固定
材６ａはこれと同等の効果を持つ。
るとリードフレーム２のばたつきを防ぐためリードフレ
ーム固定シート７を使用しているが、今回の絶縁性固定
材６ａはこれと同等の効果を持つ。
なお上記実施例では、絶縁性固定材８ａが半導体素子１
の側面全周に施されているものを示したが第２図に示す
ようにリードフレーム２の先端の側面部のみに絶縁性固
定材６ｂが施されていても同様の効果が得られる。
の側面全周に施されているものを示したが第２図に示す
ようにリードフレーム２の先端の側面部のみに絶縁性固
定材６ｂが施されていても同様の効果が得られる。
以上のように、この発明によれば半導体素子の側面とリ
ードフレームとの間に絶縁性の固定材を介して接合した
ので、半導体素子にかかる応力が緩和され、そりや割れ
を防止する効果がある。さらに良好なワイヤボンドが得
られ、またリードフレームのばたつきを防止する効果も
ある。
ードフレームとの間に絶縁性の固定材を介して接合した
ので、半導体素子にかかる応力が緩和され、そりや割れ
を防止する効果がある。さらに良好なワイヤボンドが得
られ、またリードフレームのばたつきを防止する効果も
ある。
第１図（ａ）はこの発明の一実施例による半導体装置を
示す平面図、第１図（ｂ）は第１図（ｍｌ）のＩ−Ｉ線
断面図、第２図はこの発明の他の実施例を示す半導体装
置の平面図、第３図（ａ）は従来の半導体装置を示す平
面図、第３図（ｂ）は第３図（１） Ｉ −■線断面図
、第４図は従来の半導体装置を示す平面図である。 図において、１は半導体素子、２はリードフレーム、４
は結線、６ｍ、６ｂは絶縁性固定材を示す。 なお、図中同一符号は同−又は相当部分を示す。
示す平面図、第１図（ｂ）は第１図（ｍｌ）のＩ−Ｉ線
断面図、第２図はこの発明の他の実施例を示す半導体装
置の平面図、第３図（ａ）は従来の半導体装置を示す平
面図、第３図（ｂ）は第３図（１） Ｉ −■線断面図
、第４図は従来の半導体装置を示す平面図である。 図において、１は半導体素子、２はリードフレーム、４
は結線、６ｍ、６ｂは絶縁性固定材を示す。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 半導体素子の側面とリードフレームとを絶縁性の固定材
を介して接合することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63265445A JPH02111059A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63265445A JPH02111059A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02111059A true JPH02111059A (ja) | 1990-04-24 |
Family
ID=17417253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63265445A Pending JPH02111059A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02111059A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129871A (ja) * | 1989-10-16 | 1991-06-03 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置及びその製造方法 |
| JPH06104294A (ja) * | 1992-09-17 | 1994-04-15 | Nec Corp | リードフレーム |
| JPH0855952A (ja) * | 1994-08-16 | 1996-02-27 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
-
1988
- 1988-10-20 JP JP63265445A patent/JPH02111059A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129871A (ja) * | 1989-10-16 | 1991-06-03 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置及びその製造方法 |
| JPH06104294A (ja) * | 1992-09-17 | 1994-04-15 | Nec Corp | リードフレーム |
| JPH0855952A (ja) * | 1994-08-16 | 1996-02-27 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02111059A (ja) | 半導体装置 | |
| JPH04196142A (ja) | Ｔａｂテープ、半導体チップの結合方法 | |
| JPS63202948A (ja) | リ−ドフレ−ム | |
| JPH03228339A (ja) | ボンディングツール | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US6583501B2 (en) | Lead frame for an integrated circuit chip (integrated circuit peripheral support) | |
| JPS5826176B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH05299569A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置 | |
| JPH02130950A (ja) | 半導体装置 | |
| JPH047850A (ja) | テープキャリア | |
| JPH03256352A (ja) | 半導体装置 | |
| JP2516704B2 (ja) | 複合リ―ドフレ―ム | |
| JPS62232951A (ja) | 半導体装置 | |
| JPH01181553A (ja) | サイドブレーズ型セラミック基板 | |
| JPH0365023B2 (ja) | ||
| JPH10107198A (ja) | Ｉｃ封止パッケージ | |
| JPH01278053A (ja) | 高電力型半導体装置 | |
| JPH1187557A (ja) | 半導体チップを備えた半導体装置の構造 | |
| JPH0680750B2 (ja) | 半導体装置 | |
| JPH0595073A (ja) | 半導体集積回路封止装置用リードフレーム | |
| JPH0523534U (ja) | 半導体装置 | |
| JPH0387270A (ja) | 感熱記録ヘッド |