JPH02122577A

JPH02122577A - 読取り装置

Info

Publication number: JPH02122577A
Application number: JP63276976A
Authority: JP
Inventors: Yuji Yoshida; 雄二吉田; Yoshinori Morita; 啓徳森田; Hirotaka Arita; 有田　宏隆
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1988-10-31
Filing date: 1988-10-31
Publication date: 1990-05-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は密着型イメージセンサなどの読取り装置に関す
るものである。

〔従来技術及びその問題点〕

密着型イメージセンサが既に実用化されており、そのセ
ンサの読取り系によれば、原稿と寸法的に実質上ｌ：１
に対応させた長尺状の読取り装置を原稿に密着させ、そ
の装置に配置した光源が原稿を投光し、その反射光を受
光し、これを光電変換して読取り信号を得る。

この読取り装置はその長平方向（主走査方向）に読取り
、同時に原稿を主走査方向と直交するように移動させ（
その移動方向は副走査方向と呼ばれる）、これにより、
原稿の二次元的イメージを読取ることができる。

第４図は既に提案された読取り装置の副走査方向の断面
図であり、同図によれば、１はガラス基板であり、この
基板１の上にＡＩ、Ｃｒなどから成る共通電極２が形成
され、共通電極２の上にアモルファスシリコンなどから
成る光電変換層３が形成され、更に光電変換Ｎ３の上に
透明導電層４並びにＡｎ、Ｃｒなどから成る金属層５が
順次形成され、これらの両層４，５は素子毎の個別電極
となる。

共通電極２、光電変換層３及び透明導電層４は共通して
光通過孔６が形成され、この光通過孔６も素子毎に一対
一に対応して形成される。

また、透明導電層４及び金属層５の一方の端は素子選択
用ＩＣチップ７の近くにまで延びており、その端部はワ
イヤポンディングパット８となす。

そして、ＩＣチップ７からは２種類のり一部９が接続さ
れ、一方のリードは上記パット８に接続され、他方のリ
ードは信号導出用パット１０に接続される。尚、この信
号導出用バット１０は透明導を層及び金属層が積層して
成り、個別電極の形成時に同時に形成される。

上記構成の読取り装置においては、基板１の素子形成側
に原稿（図示せず）が配置され、その反対側に光源（図
示せず）が配置され、光源が照射した光は光通過孔６を
通じて原稿を投光し、その反射光が透明導電層４を通し
て光導電変換層３により受光され、個別電極より読取り
信号が導出される。また、ＩＣチップ７はアナログスイ
ッチやシフトレジスタなどから成り、これによって読取
り信号を素子毎に選択することができる。

しかしながら、上記構成の読取り装置において、光電変
換層３をアモルファスシリコンなどの薄膜により形成す
る場合、基板１の板面の所要部分を形成するためにメタ
ルマスクなどを用いたマスキングを行う必要があり、こ
れにより、製造上工程数が増す。しかも、このマスキン
グを行うに当たって、基板ｌの板面上の薄膜非形成部に
薄膜成分が入り込まないように注意しなければならず、
そのための製造管理が繁雑となる。

更に上記薄膜非形成部が汚染した場合、その上に形成し
た金属層５が断続したり、あるいは個々の金属層５の間
で又は個々の透明電極層４の間でそれぞれ短絡するとい
う問題点がある。

また、個別電極が光電変換層３とガラス基板ｌの上に連
続して形成され、そのため、その両者１３の境界部が段
差１１となり、これに起因して個別電極が断線したり、
あるいは各個別電極の間で短絡するという問題点もある
。

従って、本発明は叙上に鑑みて案出されたものであり、
その目的は断線や短絡をなくし、しかも、製造管理が容
易となった高品質且つ高信頼性の読取り装置を提供する
ことにある。

〔問題点を解決すにための手段〕

本発明の読取り装置は、基体と、この基体上に配置され
た光電変換素子搭載用基板と、その基体上に配置され且
つ上記基板に並設された信号処理回路搭載用基板とから
成り、そして、光電変換素子搭載用基板の上に光電変換
層と電極層が順次形成され、この電極層の一部が信号処
理回路搭載用基板側から配線されて成るワイヤボンディ
ングパット部であることを特徴とする。

〔実施例〕

以下、本発明を第１図〜第３図に示す読取り装置により
詳細に説明する。

第１図は読取り装置の副走査方向の断面図であり、第２
図はその要部拡大図であり、そして、第３図は読取り装
置の要部斜視図である。

第１図中、１２はガラス基板、１３は該基板１２上に形
成された光電変換素子アレイであり、また、１４はプリ
ント基板であり、該基板１４の上には素子選択用ｒｃチ
ップ１５並びに信号処理回路から成るフラットパッケー
ジ及びチップ部品（図示せず）が搭載される。素子選択
用ＩＣチップ１５はアナログスイッチやシフトレジスタ
ーなどから成り、これによって読取り信号を素子毎に選
択することができる。

また、信号処理回路はアンプ回路、信号補正回路、レフ
ァレンス回路などから成り、読取り信号は信号処理回路
によって（ｉ）　　・・・１．０〜２．　ＯＶに増幅される（　
ｉｉ　）　　・・・素子毎の出力バラツキが補正されて
均一な感度の画情報が出力される（　ｉｉｉ　）　　・・・その画情報をＡ−Ｄ変換する
に当たって必要なレファレンスレベルを出力するなどの信号処理が行われる。

上記ガラス基板１２とプリント基板１４は金属製の基板
支持部材１６の上に載置され、更にこの基板支持部材１
６にはＬＥＤなどから成る光源１７が付設されており、
この光源１７がガラス基板１２を通過し、原稿１８を投
光するようになっている。

尚、１９は信号処理回路より出る読取り信号を外部へ導
出するためのコネクタである。

第２図は光電変換素子アレイ１３の構成を具体的に示す
。同図によれば、ガラス基板１２の板面の一部に０１層
２０及び４１層２Ｉを順次形成し、両層２０，２１によ
り共通電極を成す。そして、上記両層２０．２１を覆う
ように且つ基板１２の概ね全体に亘ってアモルファスシ
リコン光電変換層２２をグロー放電分解法により形成し
、更に光電変換層２２の上にＩＴＯ層２３、Ｃｒ層２４
及びＡＩ層２５を順次積層するとともにエツチングによ
り所要形状の個別電極と成す。また、０１層２０、光電
変換層２２及びＩＴＯ層２３には個別の素子毎に光通過
孔２６を形成する。

かくして本例の光電変換素子アレイ１３は第３図に示す
通りとなる。

また、ＩＣチップ１５より２種類のり一部２７が接続さ
れ、一方のり一部２７は上記４１層２５の端部に接続さ
れ、その接続箇所がワイヤボンディングパット２８とな
る。

上記構成の読取り装置によれば、０１層２０の上に光電
変換Ｎ２２が形成され、そのため、Ｃｒ層２４及びＡＩ
Ｊｉ２５の段差が著しく小さくなり、個別電極の断線や
短絡の発生を防止できる。

しかも、アモルファスシリコン光電変換層２２をガラス
基板工の板面全体に亘って形成でき、マスキングを必要
としない。

〔発明の効果〕

以上の通り、本発明の読取り装置によれば、マスキング
を用いないで光電変換層が形成でき、これにより、工程
数が減って製造管理が容易となり、製造効率が高められ
、その結果、製造コストの低減がもたらされる。

また、本発明の読取り装置によれば、板面全体に亘って
光電変換層が形成でき、そして、汚染源のない光電変換
層の上に電極層を形成しており、しかも、段差が著しく
小さくなった電極層となり、これにより、電極層に断線
や短絡がなくなり、その結果、高品質且つ高信顧性の読
取り装置が提供できる。

尚、本発明の読取り装置は上記実施例に限定されず、本
発明の要旨を逸脱しない範囲において、ＣｄＳなどの他
種材料から成る充電変換層を用いたり、或いは構造上の
変更、改良などは何ら差支えない。

【図面の簡単な説明】

第１図は本発明実施例の読取り装置の断面図、第２図は
その読取り装置の要部拡大断面図、第３図は上記読取り
装置の光電変換素子アレイを示す斜視図、第４図は従来
の読取り装置の断面図である。１２・１３・１５・２２・２３・２４・２５・２８・ガラス基板光電変換素子アレイ素子選択用ＩＣチップアモルファスシリコン光導電層ＩＴＯ＠Ｃｒ層へ１層ワイヤボンディングパット部特許出願人（６６３）京セラ株式会社代表者安城欽寿

Claims

【特許請求の範囲】

（１）基体と、該基体上に配置された光電変換素子搭載
用基板と、該基体上に配置され且つ上記基板に並設され
た信号処理回路搭載用基板とから成る読取り装置であっ
て、前記光電変換素子搭載用基板の上に光電変換層と電
極層が順次形成され、該電極層の一部が前記信号処理回
路搭載用基板側から配線されて成るワイヤボンディング
パット部であることを特徴とする読取り装置。
（２）前記光電変換層がアモルファスシリコン層である
請求項（１）記載の読取り装置。