JPH02128251A - 描画アドレス演算方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １丘立１ 本発明は画像処理装置の描画アドレス演算方式に関し、
特に画像メモリに対する画像データの連続したリードお
よびライト時の描画アドレスの加減算方式に関する。

良米肱ｌ 従来、この種の描画アドレスの演算方式においては、画
像処理を行う中央処理装置（ＣＰＵ）がプログラムによ
り、描画アドレスの演算を行って画像メモリに描画アド
レスを与えている。

すなわち、描画アドレス演算はＣＰＵが画像メモリをア
クセスするたびに毎回行われているため、ＣＰＵによる
アドレス演算に多くの時間が消費され、画像処理速度が
大変遅くなるという欠点がある。

几１１とｌ煎 したがって、本発明の目的は、描画アドレスが高速に演
算できる描画アドレス演算方式を提供ずることである。

北朋！ソ１成 本発明によれば、画像処理制御回路と画像メモリとの間
のアドレス上に位置し前記画像処理制御回路から出力さ
れるアドレスおよび演算されたアドレスのずれか一方を
前記画像メモリに供給する第一のセレクタと、前記画像
メモリに与えたアドレスを保持しておくアドレス保持手
段と、アドレス演算の際必要となる画像アドレス空間の
横方向のアドレス空間量を保持しておくアドレス空間量
保持手段と、前記アドレス空間量を示す値およびその値
の補数のいずれか一方を出力する第二のセレクタと、入
力された値の加算を行うアダーと、前記画像処理制御回
路から出力されるコントロール信号から演算タイプを決
める演算タイプ処理回路とを有し、前記画像処理制御回
路が設定した条件で前記画像メモリのアクセスするアド
レスを演算することを特徴とする描画アドレス演算方式
が得られる。

火土囮 次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。

第１図を参照すると、本発明の一実施例において、画像
処理制御部１は画像メモリに対して描画処理を行うもの
であり、ＣＰＵの他にその動作プロセスを収める読み出
し専用メモリ（ＲＯＭ）や周辺ロジック回路等で構成さ
れる０画像処理制御部１の端子Ａは複数本のバスで構成
されており、画像メモリ１３をアクセスする際の画像ア
ドレスおよびフリップフロップ２にセットするデータを
出力する。端子Ｂはフリップフロップ２に端子Ａから出
力されるデータをセットする際のラッチ信号を出力する
。

端子Ｃは後で説明する画像アドレス空間に対し、画像処
理制御部１が横方向にアクセスするときは論理値「１」
、縦方向にアクセスするときは論理値「０」とする第一
のコントロール信号の出力４１子である。端子りは画像
アドレス空間に対しアドレスを加算する方向にアクセス
するときは論理値「０」、減算する方向にアクセスする
ときは論理値「１」とする第二のコントロール信号の出
力端子である。

端子Ｅはセレクト切換え信号端子である。セレクト切換
え信号の論理値がｒ□、であると、セレクタ１１の端子
Ａ３に入力される信号が端子ｃ３に出力され、論理値が
「１ｊであると、セレクタ１１の端子Ｂ３に入力される
信号が端子ｃ３に出力される。端子Ｆは画像処理制御部
１が画像メモリ１３をアクセスするときに出方される信
号の端子であり、この信号はフリップフロップ１２のデ
ータラッチに用いられる。

フリップフロップ２は、端子Ｄ１に接続された画（ＩＡ
処理制御部１がらのアドレスデータバスの情報を、端子
ＣＬＫＩに入力され°る信号によってラッチし、端子Ｑ
１に出力するか、または反転した情報を端子ろ１に出力
する。

セレクタ３は、端子Ｅ１への入力データの論理値が「１
」のとき端子Ｃ１の出力論理値をｒ□。

に固定する。端子Ｅ１への入力の論理値が「ｏ」でかつ
端子８１への入力の論理値がｒ□、のときは、端子Ａ１
に入力された情報を端子ｃ１に出力し、また端子Ｅ１へ
の入力の論理値が「ｏ」でかつ端子８１への入力の論理
値が「１」のときは、端子８１に入力された情報を端子
ｃ１に出方する。

アンドゲート４には、セレクタ３の端子ｃ１がら出力さ
れる複数本からなる２進情報信号のうち最下位ビットが
個々に入力されており、複数のオアゲート５にはセレク
タ３の端子ｃ１がらの２進情報の最下位ビット以外が個
々に入力されている。

アンドゲート７の出力が論理値ｒ□、のときは、セレク
タ３の端子Ｃ１がらの出力情報がそのままアダー１０の
端子Ａ２に入力され、論理値「１）のときは、値にかか
わらず１の補数をアダー１゜の端子Ａ２に入力する。

ノットゲート６および９ならびにアンドゲート７および
８は、画像処理制御部１の端子ＣおよびＤからの第一お
よび第二のコントロール信号によって動作する。

アダー１０は、端子Ａ１およびＢ２に入力された２進情
報と端子Ｃ１に入力された論理値’ＩＪまたは「０」の
加算を行い、端子０２に出力する。

セレクタ１１は、端子８３に入力された信号の論理値が
「０」のときは、端子Ａ３の情報を端子０３へ、「１」
のときは端子８３の情報を端子０３へ夫々出力する。

フリップフロップ１２は、端子Ｄ２に入力された情報を
端子ＣＬＫ２に信号が入力されるとラッチして端子Ｑ２
に出力する。

画像メモリ１３は画像情報データを記録するメモリであ
り、画像処理制御部１がこれをアクセスするときは、ア
クセスする描画アドレスを端子Ａ４に入力する。

次に、本実施例の動作を第２図および第３図を参照して
説明する。第２図に示すようなアドレスが割り振られた
画像メモリ上の画像空間で、矢印■で示すように横方向
に画像処理部１がアクセスを行う場合、画像処理制御部
１の端子Ｅを論理値「０」とし、端子Ａからアクセス・
スタート・アドレス（第２図では１番地）を出力し、画
像メモリ１３に対してアクセスを行うと、そのアドレス
データはセレクタ１１の端子Ａ３に入力され端子Ｃ３か
ら出力され、フリップフロップ１２の端子Ｄ２に入力さ
れる。アクセス時の端子Ｆの信号出力がフリップフロッ
プ１２の端子ＣＬＫ２に入力され、端子Ｄ２に入力され
たーアドレスがラッチされ、端子Ｑ２に出力されて画像
メモリ１３の端子Ａ４にアドレス（１番地）が入力され
る。

その後、２番地、３番地と連続的に更新されて画像処理
部１が画像メモリ１３をアクセスする場合は、端子Ｃの
第一のコントロール信号の論理値「１」、端子りの第二
のコントロール信号の論理値「ＯＪ、端子Ｅからのセレ
クト切換え信号の論理値を「１」としておくと、各論理
ゲート４．５゜６．７，８．９の動作により、アダー１
０の端子Ａ１への入力論理値はｒ□、一端子Ｃ１への入
力論理値は［１」となる、また端子８２へは先のアクセ
ス・アドレスの値が入力されているので、端子０２から
の出力は「先のアクセス・アドレス＋１」となり、セレ
クタ１１の端子Ｂ３および端子Ｃ３を通って７リツプフ
ロツプ１２の端子Ｄ２に入力され、画像処理制御部１が
画像メモリ１３をアクセスする際、ラッチされ端子Ｑ２
から出力され、画像メモリ１３の端子Ａ４に入力される
。後は画像処理制御部１が画像メモリ１３のアクセスを
繰返すと、自動時にアドレスは十１ずつ更新され、第２
図の矢印■の方向にアクセスが可能となる。

第２図の矢印■のようなアクセスを行う場合は、まず矢
印■の場合と同様にアクセス・スタート・アドレスを端
４−　Ａから出力させ、画像メモリ１３をアクセスする
。その後、端子Ｃを論理値「１」、端子りを論理値「１
」、端子Ｅを論理値「１」として画像メモリ１３をアク
セスすると、アダー１０の端子Ａ２には「１の補数」、
端子Ｃ１には’ＯＪ　、端子８２には先のアクセス・ス
タート・アドレスが入力されているので、端子０２の出
力は「１の補数十先のアクセス・アドレスｊとなる。

結果としては「先のアクセス・アドレス−１」が出力さ
れ、画像メモリ１３をアクセスするとき、「−１」され
たアドレスが画像メモリ１３に供給され、それ以後のア
クセスでも自動的に「−１」されたアドレスが供給され
る。

第２図の矢印■のように縦方向にアドレスを行う場合は
、矢印■と同様に、スタート・アドレスを端子Ａから出
力し、端子Ｅを論理値「Ｏ」としてから画像メモリ１３
をアクセスし、アクセス・スタート・アドレスをフリッ
プフロップ１２にラッチさせる。これとは別に画像メモ
リ空間の横方向のアドレス空間量（第２図では横方向は
０〜３番地までなので４となる）をフリップフロップ２
にセットしておく。

その後、端子Ｃを論理値「０」、端子Ｄ「０」、端子Ｅ
を論理値「１」とすると、フリップフロップ２にセット
した横方向のアドレスがセレクタ３の端子０１から出力
されアダー１０の端子Ａ２に入力される。端子０１は論
理値「０」、端子８２は先のアクセス・アドレスとなる
ので、端子０２の出力は、「横方向のアドレス空間量十
先のアクセス・アドレス（第２図の矢印■の例では、４
十４で８番地）」となり、第２図の矢印■で示すような
アドレスの増す縦方向のアクセスを行うためのアドレス
が、アクセスのたびに自動的に画像メモリ１３に供給さ
れる。

第２図の矢印■のように、縦方向でなおかつアドレスは
減少する方向へのアクセスは、矢印■のとさと同様に、
描画処理部１はフリップフロップ２に画像メモリ空間の
横方向のアドレス空間量をセットし、アクセス・スター
ト・アドレスを端子Ａから出力して画像メモリ１３をア
クセスする。

次に、端子Ｃを論理値「ＯＪ、端子りを論理値’　Ｉ　
Ｊ　、ｉｆ子Ｅを論理値「１」とすると、フリップフロ
ップ２の端子ｄ１から出力されるセットした値の補数（
反転）がアダー１０の端子Ａ２に入力される。　＄−ｉ
’−Ｃ１は論理値「０」、端子Ｂ２は先のアクセス・ア
ドレスとなり、端子０３の出力値は「先のアクセス・ア
ドレス−横方向のアドレス空間量（第２図の矢印■の例
ではＢ＋４の補数で７番地）Ｊとなり、第２図の矢印■
で示すようなアドレス値の減る縦方向のアクセスを行う
ためのアドレスがアクセスたびに自動的に画像メモリ１
３に供給される。

以上の画像処理制御回路１で設定される端子の状態と本
実施例の回路動作との関係を表わしたのが第３図である
。

五皿五ガ盟 以上説明したように、本発明によれば、画像処理プロセ
ッサが画像メモリを縦または横方向に連続してアクセス
を行う際に、アクセス・アドレス、横方向のアドレス空
間量、コントロール信号の初期設定を行うだけで、アク
セスのたびにそのアクセスに必要なアドレスを自動的に
演算し、画像メモリに供給するので、画像処理部はアク
セスのたびごとにアドレスを演算する必要がなくなり、
高速に画像メモリをアクセスすることができるほか、画
像処理部のプログラムの縮小化も行なえるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路ブロック図、第２図は
画像メモリ上の画像アドレス空間図、第３図は回路動作
図である。 主要部分の符号の説明 １・・・・・・画像処理制御部 ２．１２・・・フリップフロップ ３．１１・・・・・・セレクタ ４．７．８・・・・・・アンドゲート ５・・・・・・複数のオアゲート ６．９・・・・・・ノットゲート １０・・・・・・アダー 出願人　日本電気株式会社（外１名）

Claims (1)

【特許請求の範囲】
1. （１）画像処理制御回路と画像メモリとの間のアドレス
   上に位置し前記画像処理制御回路から出力されるアドレ
   スおよび演算されたアドレスのずれか一方を前記画像メ
   モリに供給する第一のセレクタと、前記画像メモリに与
   えたアドレスを保持しておくアドレス保持手段と、アド
   レス演算の際必要となる画像アドレス空間の横方向のア
   ドレス空間量を保持しておくアドレス空間量保持手段と
   、前記アドレス空間量を示す値およびその値の補数のい
   ずれか一方を出力する第二のセレクタと、入力された値
   の加算を行うアダーと、前記画像処理制御回路から出力
   されるコントロール信号から演算タイプを決める演算タ
   イプ処理回路とを有し、前記画像処理制御回路が設定し
   た条件で前記画像メモリのアクセスするアドレスを演算
   することを特徴とする描画アドレス演算方式。