JPH064577Y2 - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ

Info

Publication number
JPH064577Y2
JPH064577Y2 JP1987141052U JP14105287U JPH064577Y2 JP H064577 Y2 JPH064577 Y2 JP H064577Y2 JP 1987141052 U JP1987141052 U JP 1987141052U JP 14105287 U JP14105287 U JP 14105287U JP H064577 Y2 JPH064577 Y2 JP H064577Y2
Authority
JP
Japan
Prior art keywords
die
package
terminal chip
stage
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987141052U
Other languages
English (en)
Other versions
JPS6447037U (ja
Inventor
清英 福井
力 増子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1987141052U priority Critical patent/JPH064577Y2/ja
Publication of JPS6447037U publication Critical patent/JPS6447037U/ja
Application granted granted Critical
Publication of JPH064577Y2 publication Critical patent/JPH064577Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【考案の詳細な説明】 〔概要〕 ダイステージにターミナルチップを設けた型のICパッケ
ージの構造に関し， ダイボンディングの工程中に，ダイコレットがターミナ
ルチップに接触することを防止し，ターミナルチップの
位置ずれ，接着強度の減少をなくすることを目的とし， 主面上において凸型形状の凹部をもつパッケージ本体
と，該凹部の底面に設けられた半導体ダイを搭載する凸
型形状のダイステージと，該ダイステージ上において凸
型形状の突出部に設けられ，かつ該ダイステージに電気
的に導通されているターミナルチップとを有する構成と
する。
〔産業上の利用分野〕
本考案はダイステージにターミナルチップを設けた型の
ICパッケージの構造に関する。
通常，リードフレームを用いたモールド型のパッケージ
では半導体ダイ（チップ）を搭載するダイステージはリ
ードと同時にリードフレームで形成されているが，サー
ディップ等のセラミックパッケージにおいては，熱放散
上，加工精度上ダイステージはセラミックパッケージ本
体上に金属粉末のメタライズで形成する場合が多い。
このようなパッケージにおいては，ターミナルチップは
ダイステージに電気的導通をとるために設けられてい
る。
〔従来の技術〕
ICの組み立て工程において，ダイをステージにボンディ
ングする工程において，ダイを保持するダイコレットを
水平方向に動かしてスクラビングしながら加熱して金シ
リコン共晶ろうでダイをダイステージに融着する。
第３図(1)，(2)はそれぞれ従来例を説明するダイボンデ
ィング中のサーディップICパッケージの平面図と断面図
である。
図において，１はICパッケージ本体，２はパッケージ本
体に設けられた凹部，３は凹部底面に設けられたダイス
テージ，４はターミナルチップ，５はリードフレーム，
６は半導体ダイ，７はダイコレットである。
ダイボンディングにおいては，良好なボンディングを得
るために上記のようにダイコレット７を水平に動かすこ
とが必要である。
〔考案が解決しようとする問題点〕
従来のパッケージでは，ダイボンディングの工程中に，
コレットがターミナルチップに接触した場合，ターミナ
ルチップがダイステージから動いてターミナルチップへ
ワイヤボンディングする際に位置ずれを起こしたり，タ
ーミナルチップはダイステージに対する接着強度が減少
し，極端な場合はダイステージより剥離するという欠点
があった。
〔問題点を解決するための手段〕
第１図(1)，(2)は本考案を説明するICパッケージの平面
図と断面図である。
図において、１はICパッケージ本体，2Aはパッケージ本
体に設けられた凸型形状の凹部，3Aはダイステージ，４
はターミナルチップ，５はリードフレーム，６は半導体
ダイである。
上記問題点の解決は，第１図において，主面上におい
て、該主面と平行な断面形状が凸字型形状である凹部を
もつパッケージ本体と、該凹部の底面に設けられた半導
体ダイを搭載する該主面と平行な断面形状が凸字型形状
のダイステージと、該ダイステージ上において該凸字型
形状の凸部にあたる突出部に設けられ、かつ該ダイステ
ージに電気的に導通されているターミナルチップとを有
することを特徴とするＩＣパッケージによって達成され
る。
〔作用〕 本考案は，ターミナルチップを保護するために，ダイス
テージを形成する凹部をパッケージ本体の主面において
凸型形状に形成し，ターミナルチップを凸型形状の突出
部に設けて３方をパッケージ本体の壁で囲み，スクラビ
ング動作をするダイコレットは大きく動いてもパッケー
ジ本体に接触するだけで，ターミナルチップには直接接
触しないようにしたものである。
〔実施例〕
第２図(1)，(2)は本考案の一実施例を説明するICパッケ
ージの平面図と側面図である。
図はDIP型のサーディップICパッケージで，１はムライ
ト等のセラミックからなるICパッケージ本体，2Aはパッ
ケージ本体に設けられた凸型形状の凹部，3Aは例えばMo
等のメタライズ厚膜に金鍍金して形成されたダイステー
ジ，４は金属片，例えばコバールに金鍍金してダイステ
ージ3Aにろう付されたターミナルチップ，５はリードフ
レーム，６は半導体ダイである。
このような構造においては，ターミナルチップ3Aはパッ
ケージ本体のセラミックで３方囲まれて保護されてい
る。
〔考案の効果〕
以上説明したように本考案によれば、ダイボンディング
の工程中に，ダイコレットがターミナルチップに接触す
ることを防止する。これによりターミナルチップがダイ
ステージから動いて位置ずれを起こしたり，接着強度が
減少したり，剥離したりすることはない。
また，ダイステージの方形部一杯に寸法の大きいダイが
使用できる。
【図面の簡単な説明】
第１図(1)，(2)は本考案を説明するICパッケージの平面
図と断面図， 第２図(1)，(2)は本考案の一実施例を説明するICパッケ
ージの平面図と側面図， 第３図(1)，(2)はそれぞれ従来例を説明するダイボンデ
ィング中のサーディップICパッケージの平面図と断面図
である。 図において， １はICパッケージ本体， 2Aは凸型形状の凹部， 3Aはダイステージ， ４はターミナルチップ， ５はリードフレーム， ６は半導体ダイ である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】主面上において、該主面と平行な断面形状
    が凸字型形状である凹部をもつパッケージ本体と、該凹
    部の底面に設けられた半導体ダイを搭載する該主面と平
    行な断面形状が凸字型形状のダイステージと、該ダイス
    テージ上において該凸字型形状の凸部にあたる突出部に
    設けられ、かつ該ダイステージに電気的に導通されてい
    るターミナルチップとを有することを特徴とするICパッ
    ケージ。
JP1987141052U 1987-09-16 1987-09-16 Ｉｃパッケージ Expired - Lifetime JPH064577Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987141052U JPH064577Y2 (ja) 1987-09-16 1987-09-16 Ｉｃパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987141052U JPH064577Y2 (ja) 1987-09-16 1987-09-16 Ｉｃパッケージ

Publications (2)

Publication Number Publication Date
JPS6447037U JPS6447037U (ja) 1989-03-23
JPH064577Y2 true JPH064577Y2 (ja) 1994-02-02

Family

ID=31405779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987141052U Expired - Lifetime JPH064577Y2 (ja) 1987-09-16 1987-09-16 Ｉｃパッケージ

Country Status (1)

Country Link
JP (1) JPH064577Y2 (ja)

Also Published As

Publication number Publication date
JPS6447037U (ja) 1989-03-23

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
JPH08116016A (ja) リードフレーム及び半導体装置
JPH064577Y2 (ja) Ｉｃパッケージ
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JPH0382060A (ja) 半導体装置
JPH01187841A (ja) 半導体装置
JP2840166B2 (ja) 半導体装置
JPS62158352A (ja) 樹脂封止半導体装置
JP2521944B2 (ja) 集積回路パッケ−ジ
JPH08130284A (ja) 半導体装置
JPS60136344A (ja) 半導体装置
JP2522503B2 (ja) 半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JPH08279575A (ja) 半導体パッケージ
KR200172710Y1 (ko) 칩 크기의 패키지
JPH0521649A (ja) 半導体装置
JP2513781B2 (ja) 半導体装置
JPS62219531A (ja) 半導体集積回路装置
JPS6336688Y2 (ja)
JPS59189659A (ja) 半導体装置
JPH033354A (ja) 半導体装置
JPH07221211A (ja) 半導体装置
JPS635240Y2 (ja)
JPH03272161A (ja) リードフレーム
KR100475339B1 (ko) 리드프레임및그를이용한반도체칩패키지