JPH02129929A - 化合物半導体電界効果トランジスタの製造方法 - Google Patents
化合物半導体電界効果トランジスタの製造方法Info
- Publication number
- JPH02129929A JPH02129929A JP28119788A JP28119788A JPH02129929A JP H02129929 A JPH02129929 A JP H02129929A JP 28119788 A JP28119788 A JP 28119788A JP 28119788 A JP28119788 A JP 28119788A JP H02129929 A JPH02129929 A JP H02129929A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- field effect
- effect transistor
- gate electrode
- semiconductor field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は化合物半導体電界効果トランジスタの製造方法
に関する。
に関する。
（従来の技術）
シ冒ットキパリアゲート型電界効果トランジスタ（ＭＥ
ＳＦＥＴ）においては、ゲート長−がその特性を決定づ
ける重要な要因となっている。すなわち、ゲート長−と
ＭＥＳＦＥＴの真性相互コンダクタンス胛。との間には
、 ｇｍｏｏｃ１／′Ｌｇ なる関係があシ、〜が小さいほどｇｍｏは大きい値を示
す。従って、ＭＥＳＦＥＴの特性を向上させるには、ゲ
ート長−を小さくすることが不可欠となる。
ＳＦＥＴ）においては、ゲート長−がその特性を決定づ
ける重要な要因となっている。すなわち、ゲート長−と
ＭＥＳＦＥＴの真性相互コンダクタンス胛。との間には
、 ｇｍｏｏｃ１／′Ｌｇ なる関係があシ、〜が小さいほどｇｍｏは大きい値を示
す。従って、ＭＥＳＦＥＴの特性を向上させるには、ゲ
ート長−を小さくすることが不可欠となる。
一方、ゲート長の短縮、すなわち、ショットキ接合の面
積の縮小は、ショットキ特性自体にも影響を与えること
が知られている。ゲート長を短縮すると、接合周縁部に
おける接合の不完全性、酸化などの変性などに基づくリ
ーク電流が無視できなくなり、結果としてしはしばショ
ットキ特性の劣化を招く。このことが、ＭＥＳＦＥＴの
電気的特性およびその均一性、再現性の低下、さらには
このＭＥＳＦＥＴを基本素子とする回路における動作マ
ージンの低下を招き、ゲート長短縮の障害となっていた
。
積の縮小は、ショットキ特性自体にも影響を与えること
が知られている。ゲート長を短縮すると、接合周縁部に
おける接合の不完全性、酸化などの変性などに基づくリ
ーク電流が無視できなくなり、結果としてしはしばショ
ットキ特性の劣化を招く。このことが、ＭＥＳＦＥＴの
電気的特性およびその均一性、再現性の低下、さらには
このＭＥＳＦＥＴを基本素子とする回路における動作マ
ージンの低下を招き、ゲート長短縮の障害となっていた
。
（発明が解決しようとする課題）
以上説明したように、従来の方法では、良好な特性を有
する化合物半導体電界効果トランジスタを安定性・再現
性良く製造することは困難であった。
する化合物半導体電界効果トランジスタを安定性・再現
性良く製造することは困難であった。
本発明は、上記問題点に鑑みてなされたものであシ、良
好な特性を有する化合物半導体電界効果トランジスタを
安定性・再現性良く製造する方法を提供するものである
。
好な特性を有する化合物半導体電界効果トランジスタを
安定性・再現性良く製造する方法を提供するものである
。
（課題を解決するだめの手段）
本発明の化合物半導体電界効果トランジスタの製造方法
は、ゲート電極を形成した化合物半導体表面に硫化処理
を施し、しかる後に絶縁膜を形成することを特徴とする
。
は、ゲート電極を形成した化合物半導体表面に硫化処理
を施し、しかる後に絶縁膜を形成することを特徴とする
。
（作用）
本発明の方法において、化合物半導体表面を硫化処理す
ることによシ、化合物半導体表面数十への自然酸化層を
Ｏａ！Ｓ、などの硫化物に置換する。
ることによシ、化合物半導体表面数十への自然酸化層を
Ｏａ！Ｓ、などの硫化物に置換する。
これによシ、表面再結合速度が著しく低下するため、シ
ョットキ接合周縁部のリーク電流を大幅に減少させるこ
とができる。このため、ＭＥＳＦＥＴのゲート長を短縮
した場合にも、ショットキ接合の劣化を抑えることがで
きる。これにより、良好な特性を有するＭＥＳＦＥＴを
均一性・再現性良く製造しうる。硫化処理を施した表面
層は比較的安定であり、短時間ならば大気中に放置して
も特性の変化を生じないが、硫化処理後に絶縁膜を堆積
して化合物半導体表面層を保護することにより、安定に
特性を維持できる。この絶縁膜形成については、表面硫
化層に影響を与えないよう、真空中または非酸化性雰囲
気中にて行うことが望ましいが、酸化性雰囲気中にて絶
縁膜形成を行うことも可能である。
ョットキ接合周縁部のリーク電流を大幅に減少させるこ
とができる。このため、ＭＥＳＦＥＴのゲート長を短縮
した場合にも、ショットキ接合の劣化を抑えることがで
きる。これにより、良好な特性を有するＭＥＳＦＥＴを
均一性・再現性良く製造しうる。硫化処理を施した表面
層は比較的安定であり、短時間ならば大気中に放置して
も特性の変化を生じないが、硫化処理後に絶縁膜を堆積
して化合物半導体表面層を保護することにより、安定に
特性を維持できる。この絶縁膜形成については、表面硫
化層に影響を与えないよう、真空中または非酸化性雰囲
気中にて行うことが望ましいが、酸化性雰囲気中にて絶
縁膜形成を行うことも可能である。
他方、硫化処理については、化合物半導体に損傷を与え
ずに、均一かつ再現性良く化合物半導体表面を硫化する
ため、硫化水素（Ｈ，Ｓ）などを用いた放電室分離型プ
ラズマ処理、あるいは硫化アンモニウム（（ＮＨ４）ｍ
ｓ）などを用いた湿式処理が望ましいが、他の方法を用
いて化合物半導体表面を硫化することも可能である。
ずに、均一かつ再現性良く化合物半導体表面を硫化する
ため、硫化水素（Ｈ，Ｓ）などを用いた放電室分離型プ
ラズマ処理、あるいは硫化アンモニウム（（ＮＨ４）ｍ
ｓ）などを用いた湿式処理が望ましいが、他の方法を用
いて化合物半導体表面を硫化することも可能である。
（実施例）
本発明の詳細を実施例を用いて説明する。
性Ｇ ａ Ａ ｓ基板（１１上に厚さ５００Ａのｎ型Ｇ
ａＡｓ層（２）をエピタキシャル成長法により形成する
。次に、スパッタリング蒸着法によシ、厚さ４０００Ａ
のＷＮｘ膜を被着した後、ＣＦ、をエツチングガスとす
る反応性イオンエツチング（ＲＩＢ）によりＷＮｘ膜を
加工し、ゲート長０．５μのゲート電極（３）を形成す
る（第１図≠）。次に、ゲート電極（３）をマスクとし
て、Ｓｉイオンを加速電圧１２０ ｋｅＶ、ドーズ量３
Ｘ１０ 、に−にて注入した後、アルシン（ＡｓＨ，）
を含む雰囲気にて８２０℃の熱処理を行い、ソース。
ａＡｓ層（２）をエピタキシャル成長法により形成する
。次に、スパッタリング蒸着法によシ、厚さ４０００Ａ
のＷＮｘ膜を被着した後、ＣＦ、をエツチングガスとす
る反応性イオンエツチング（ＲＩＢ）によりＷＮｘ膜を
加工し、ゲート長０．５μのゲート電極（３）を形成す
る（第１図≠）。次に、ゲート電極（３）をマスクとし
て、Ｓｉイオンを加速電圧１２０ ｋｅＶ、ドーズ量３
Ｘ１０ 、に−にて注入した後、アルシン（ＡｓＨ，）
を含む雰囲気にて８２０℃の熱処理を行い、ソース。
ドレイン領域（４１、（５１を形成する（第゛會′図＠
−）。この後、硫化水素ｃｈｓ）を含む雰囲気でのプラ
ズマ処理により、’型ＧａＡｓ層（２）の表面を硫化す
る（第Ｖ図桐→。この際、プラズマ中のイオンなどによ
るＧａＡｓ基板へのダメージを避けるため、プラズマ発
生部とウェハ位置とを離して処理を行う放電室分離型プ
ラズマ処理によシ、硫化処理を行う。次に、電子ビーム
蒸着法により 、８ ｉ ０＊膜（６１を〜２０００＾
蒸着する（第ψ図＠＋）。この後、８ｉ０゜膜（６）に
開口部を設けてソース・ドレイン領域（４）。
−）。この後、硫化水素ｃｈｓ）を含む雰囲気でのプラ
ズマ処理により、’型ＧａＡｓ層（２）の表面を硫化す
る（第Ｖ図桐→。この際、プラズマ中のイオンなどによ
るＧａＡｓ基板へのダメージを避けるため、プラズマ発
生部とウェハ位置とを離して処理を行う放電室分離型プ
ラズマ処理によシ、硫化処理を行う。次に、電子ビーム
蒸着法により 、８ ｉ ０＊膜（６１を〜２０００＾
蒸着する（第ψ図＠＋）。この後、８ｉ０゜膜（６）に
開口部を設けてソース・ドレイン領域（４）。
（５）のそれぞれ一部を露出してから、この開口部とＡ
ｕ Ｇ ｅ合金からなるソース・ドレイン電極（７）
、（８）を形成する（第７図−）。
ｕ Ｇ ｅ合金からなるソース・ドレイン電極（７）
、（８）を形成する（第７図−）。
以上の様にしてＧａＡｓＭＥＳＦＢＴを多数製造し、ゲ
ート電極のショットキ特性を調べたところ、φ！ｌ〜Ｑ
、１３Ｖ、ｎ≦１．１と良好な値が得られ、均一性、再
現性も良好であった。Ｑ ａ Ａ Ｓ表面の硫化を行わ
ず、他の工程を同じくして形成したＧ ａ Ａ ５ＭＢ
５ＦＥＴと比較したところ、φ、の均一性について、３
０チの向上が得られた。これに伴い、ＭＥＳＦＥＴの閾
値電圧■ｔｈの分散σｖｏｈを２０９６低下されること
ができた。
ート電極のショットキ特性を調べたところ、φ！ｌ〜Ｑ
、１３Ｖ、ｎ≦１．１と良好な値が得られ、均一性、再
現性も良好であった。Ｑ ａ Ａ Ｓ表面の硫化を行わ
ず、他の工程を同じくして形成したＧ ａ Ａ ５ＭＢ
５ＦＥＴと比較したところ、φ、の均一性について、３
０チの向上が得られた。これに伴い、ＭＥＳＦＥＴの閾
値電圧■ｔｈの分散σｖｏｈを２０９６低下されること
ができた。
以上のように、本実施例のＭＥＳＦＥＴの製造方法によ
れば、良好な特性を有し、均一性・再現性に優れたＭＥ
ＳＦＥＴを製造することができる。
れば、良好な特性を有し、均一性・再現性に優れたＭＥ
ＳＦＥＴを製造することができる。
なお、本発明のＭＥＳＦＥＴの製造方法は、上記実施例
に限られない。Ｇ ａ Ａ ｓ表面に硫化処理を施す方
法としては、実施例の放電室分離型プラズマ処理以外に
、（ＮＨ，）、Ｓ 、 Ｎａ、Ｓ などの水溶液を用い
た湿式処理でもよく、ＧａＡｓ基板にＭＥＳＦＥＴの特
性に悪影響を及ばずようなダメージを与えることなく表
面の硫化を行いうる方法でおればよい。
に限られない。Ｇ ａ Ａ ｓ表面に硫化処理を施す方
法としては、実施例の放電室分離型プラズマ処理以外に
、（ＮＨ，）、Ｓ 、 Ｎａ、Ｓ などの水溶液を用い
た湿式処理でもよく、ＧａＡｓ基板にＭＥＳＦＥＴの特
性に悪影響を及ばずようなダメージを与えることなく表
面の硫化を行いうる方法でおればよい。
ゲート電極については、Ｗ 、 ＷＳｉｘ 、 Ｗ８ｉ
ｘＮｙなど、耐熱性金属を少なくとも含む材料であって
もよく、ＧａＡｓ導電層に対してショットキ接合をなし
うる材料であればよい。絶縁膜およびその形成方法につ
いても、実施例に限らず、他の材料、方法を用いてもよ
い。その他についても、請求範囲を満たすものであれば
よく、実施例の方法に限られない。
ｘＮｙなど、耐熱性金属を少なくとも含む材料であって
もよく、ＧａＡｓ導電層に対してショットキ接合をなし
うる材料であればよい。絶縁膜およびその形成方法につ
いても、実施例に限らず、他の材料、方法を用いてもよ
い。その他についても、請求範囲を満たすものであれば
よく、実施例の方法に限られない。
上述した本発明の方法によれば、良好な特性を有する電
界効果トランジスタを均一性・再現性よく製造すること
ができる。
界効果トランジスタを均一性・再現性よく製造すること
ができる。
第１図〜第５図は、本発明の一実施例を説明するための
工程断面図である。 １・・・半絶縁性ＧａＡｓ基板、 ２ ・−ｎ型Ｇ ａ Ａ ｓ層、 ３・・・ＷＮｘ膜、 ４．５・・・ソース・ドレイン領域、 ６・・・Ｓｉｎ！膜、 ７．８・・・ソース・ドレイン電極、 ９・・・Ｑ ａ Ａ ｓ表面の硫化層。 代理人 弁理士 則 近 憲 佑 同 松 山 光 ２ 第１図 第２図 第３図
工程断面図である。 １・・・半絶縁性ＧａＡｓ基板、 ２ ・−ｎ型Ｇ ａ Ａ ｓ層、 ３・・・ＷＮｘ膜、 ４．５・・・ソース・ドレイン領域、 ６・・・Ｓｉｎ！膜、 ７．８・・・ソース・ドレイン電極、 ９・・・Ｑ ａ Ａ ｓ表面の硫化層。 代理人 弁理士 則 近 憲 佑 同 松 山 光 ２ 第１図 第２図 第３図
Claims (6)
- （１）化合物半導体表面にゲート電極を形成する工程と
、前記化合物半導体表面を硫化する工程と、前記化合物
半導体表面に絶縁膜を形成する工程とを有することを特
徴とする化合物半導体電界効果トランジスタの製造方法
。 - （２）放電室分離型プラズマ処理を用いて前記化合物半
導体表面を硫化することを特徴とする請求項１記載の化
合物半導体電界効果トランジスタの製造方法。 - （３）硫化物水溶液による湿式処理を用いて前記化合物
半導体表面を硫化することを特徴とする請求項１記載の
化合物半導体電界効果トランジスタの製造方法。 - （４）真空中又は非酸化性雰囲気にて前記絶縁膜を形成
することを特徴とする請求項１記載の化合物半導体電界
効果トランジスタの製造方法。 - （５）前記ゲート電極が耐熱性金属を少なくとも含む材
料からなることを特徴とする請求項１記載の化合物半導
体電界効果トランジスタの製造方法。 - （６）前記ゲート電極がタングステン（Ｗ）、窒化タン
グステン（ＷＮｘ）、硅化タングステン（ＷＳｉｘ）、
硅窒化タングステン（ＷＳｉｚＮｙ）から選ばれるいず
れかであることを特徴とする請求項１記載の化合物半導
体電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28119788A JPH02129929A (ja) | 1988-11-09 | 1988-11-09 | 化合物半導体電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28119788A JPH02129929A (ja) | 1988-11-09 | 1988-11-09 | 化合物半導体電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02129929A true JPH02129929A (ja) | 1990-05-18 |
Family
ID=17635701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28119788A Pending JPH02129929A (ja) | 1988-11-09 | 1988-11-09 | 化合物半導体電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02129929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199518A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
-
1988
- 1988-11-09 JP JP28119788A patent/JPH02129929A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199518A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4997779A (en) | Method of making asymmetrical gate field effect transistor | |
| JPH05299441A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
| EP0498993B1 (en) | Field effect transistor and production method therefor | |
| KR910009315B1 (ko) | 반도체 장치의 제조방법 | |
| JPH01251665A (ja) | ３−５族化合物半導体電界効果トランジスタの製造方法 | |
| JPS60165764A (ja) | 化合物半導体装置の製造方法 | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JPH04282841A (ja) | 半導体装置の製造方法 | |
| JPS6390175A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPS62293679A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH02262343A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0373542A (ja) | Ｇａ―Ａｓ電界効果トランジスタの製造方法 | |
| JPS62130567A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH10189620A (ja) | 化合物半導体装置の製造方法 | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59158565A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0387024A (ja) | 半導体装置用電極の製造方法 | |
| JPH01189960A (ja) | 化合物半導体装置の製造方法 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPS6158274A (ja) | 半導体装置の製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPS58148459A (ja) | 半導体装置の製造方法 | |
| JPH02105425A (ja) | 半導体装置の製造方法 | |
| JPS6113659A (ja) | 半導体装置の製造方法 |